[发明专利]电子束正性光刻胶Zep 520 掩蔽介质刻蚀的方法有效
申请号: | 200910236719.4 | 申请日: | 2009-10-28 |
公开(公告)号: | CN102054668A | 公开(公告)日: | 2011-05-11 |
发明(设计)人: | 徐秋霞;周华杰 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/311;H01L21/20;G03F7/00 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周长兴 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种电子束正性光刻胶Zep 520掩蔽介质刻蚀的方法,在介质瞙上沉积一层α-Si薄膜,然后将电子束直写光刻技术得到的高分辨率Zep 520胶图形作为掩瞙,用氯(Cl)基等离子刻蚀α-Si,将高分辨率Zep 520胶图形转移到其下层的α-Si瞙上,接着去除Zep 520胶,进一步利用具有良好保真性的α-Si瞙图形为掩膜,采用F基反应离子刻蚀介质形成凹槽图形,最后用湿法或干法将α-Si瞙去净即可。本发明提供的方法简单可行,完全与CMOS工艺兼容,不增加专门的设备,成本低,易于在介质中实现高精度的纳米尺度凹槽图形,解决了新结构CMOS器件制备中的一大难题。 | ||
搜索关键词: | 电子束 光刻 zep 520 掩蔽 介质 刻蚀 方法 | ||
【主权项】:
一种电子束正性光刻胶Zep 520掩蔽介质刻蚀的方法,其主要步骤如下:1)在需要加工的介质上沉积一层α‑Si薄膜,沉积温度520‑550℃;2)清洗,甩干,并在N2保护下进一步烘干;3)旋涂Zep 520电子束正性光刻胶;4)缓慢升温至170‑180℃烘烤20‑40分钟,并缓慢降温;5)电子束直写曝光并显影后,得到Zep 520胶纳米尺度凹槽图形;6)烘烤130‑140℃,30‑50分钟;7)采用氯基等离子体,以Zep 520胶为掩膜图形,刻蚀α‑Si瞙,使Zep 520胶图形转移到α‑Si瞙上;8)去净Zep 520正性电子束胶;9)以α‑Si瞙为掩膜图形,在氟基反应离子体中刻蚀介质层,使α‑Si图形转移到介质中;10)去净α‑Si,完成了介质中纳米尺度凹槽图形的加工。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910236719.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造