[发明专利]高性能半导体器件及其形成方法无效
申请号: | 200910242097.6 | 申请日: | 2009-12-04 |
公开(公告)号: | CN102087979A | 公开(公告)日: | 2011-06-08 |
发明(设计)人: | 尹海洲;骆志炯;朱慧珑 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/265;H01L29/78 |
代理公司: | 北京市立方律师事务所 11330 | 代理人: | 张磊 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种制造半导体器件的方法,所述方法采用了先对源/漏极区进行热退火再进行Halo离子注入以形成Halo离子注入区的方式,通过先去除所述伪栅极,暴露所述栅极介质层以形成开口;而后从所述开口对衬底进行斜角度Halo离子注入,以在器件的沟道两侧形成Halo离子注入区;而后进行退火,以激活Halo离子注入区的杂质;最后根据制造工艺的要求对器件进行后续加工。通过本发明能够减少将Halo离子注入区的掺杂剂不当地引入源极区和漏极区,进而减少Halo离子注入区与源/漏极区的掺杂区的重叠,避免增加MOSFET器件中的带-带泄漏电流,从而提高器件性能。 | ||
搜索关键词: | 性能 半导体器件 及其 形成 方法 | ||
【主权项】:
一种制造半导体器件的方法,所述方法包括:a)提供一个衬底;b)在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和漏极区之间的栅堆叠、在所述栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的内层介电层,所述栅堆叠包括栅极介质层和伪栅极;c)去除所述伪栅极,暴露所述栅极介质层以形成开口;d)对所述器件进行斜角度Halo离子注入,以在所述半导体器件的沟道两侧形成Halo离子注入区;f)进行退火,以激活Halo离子注入区的掺杂;g)对所述器件进行后续加工。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910242097.6/,转载请声明来源钻瓜专利网。
- 上一篇:油墨组、记录装置和记录方法
- 下一篇:具有增加的抗粘连性的涂料组合物
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造