[发明专利]集成化PNP差分对管的制作方法无效
申请号: | 200910248642.2 | 申请日: | 2009-12-20 |
公开(公告)号: | CN101740383A | 公开(公告)日: | 2010-06-16 |
发明(设计)人: | 张小平;邱晓华;罗志勇;李书艳;刘芝连 | 申请(专利权)人: | 锦州七七七微电子有限责任公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331 |
代理公司: | 锦州辽西专利事务所 21225 | 代理人: | 李辉 |
地址: | 121000 辽*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种集成化PNP差分对管的制作方法,选择单面抛光P+硅衬底,其电阻率为0.001~0.008欧姆-厘米,在硅衬底上生长外延层作为N基区,电阻率为0.2-2.0欧姆-厘米,厚度10~20μm,热氧化生长一层氧化层;在N基区表面扩散硼,扩散硼结与P+硅衬底连接作为公用P+集电区,将外延层分离成两个独立基区;在N基区表面扩散硼形成发射区,控制N基区有效宽度为5~10μm;对N基区表面扩散磷形成N+基区接触区;在N+基区接触区、P+集电区及发射区表面引出金属电极;在P+集电区表面或P+硅衬底背面引出金属电极。其优点是可以有效的降低饱和压降,使其基极-发射极反向电压达到30~100V;器件除了具有大的正向直流放大系数β外,反向直流放大系数β高达8~15。 | ||
搜索关键词: | 集成化 pnp 制作方法 | ||
【主权项】:
一种集成化PNP差分对管的制作方法,其特征是:1.1、选择<111>晶向单面抛光P+硅衬底,其电阻率为0.001~0.008欧姆-厘米,在硅衬底上生长外延层作为N基区,电阻率为0.2-2.0欧姆-厘米,厚度10~20μm,热氧化生长一层氧化层;1.2、通过光刻掩蔽腐蚀在N基区表面扩散硼,扩散硼结与P+硅衬底连接作为公用P+集电区且形成保护环,将外延层分离成两个独立基区,P+集电区的表面杂质浓度(4~10)×1019/cm3;1.3、通过光刻掩蔽腐蚀在N基区表面扩散硼形成发射区,控制N基区有效宽度为5~10μm,杂质浓度为(5~10)×1019/cm3;1.4、对N基区表面光刻掩蔽腐蚀,扩散磷形成N+基区接触区,杂质浓度为(10~50)×1019/cm3;1.5、在N+基区接触区、P+集电区及发射区表面引出金属电极;在P+集电区表面或P+硅衬底背面引出金属电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于锦州七七七微电子有限责任公司,未经锦州七七七微电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910248642.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造