[发明专利]芯片封装体及其制作方法有效
| 申请号： | 200910253237.X | 申请日： | 2009-12-11 |
| 公开（公告）号： | CN101853842A | 公开（公告）日： | 2010-10-06 |
| 发明（设计）人： | 黄田昊;吴上义;蔡佳伦 | 申请（专利权）人： | 精材科技股份有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L23/12;H01L25/00;H01L21/48;H01L21/50;H01L21/60;H01L33/62;H01L25/075 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种芯片封装体及其制作方法，上述芯片封装体包括一承载基底，其具有一凹槽。多个彼此隔绝的导电层，设置于承载基底上。至少一芯片，设置于承载基底的凹槽中，其中上述芯片具有多个电极，上述电极电连接至该些导电层。及一导电通道，设置于承载基底中，导电通道通过该些导电层电连接至该芯片的电极，其中导电通道包括多个堆叠的孔洞。 | ||
| 搜索关键词： | 芯片 封装 及其 制作方法 | ||
【主权项】：
一种芯片封装体，包括：承载基底，其具有一凹槽；多个彼此隔绝的导电层，设置于该承载基底上；至少一芯片，设置于该承载基底的该凹槽中，其中该芯片具有多个电极，以电连接至该些导电层；以及导电通道，设置于该承载基底中，且经由该些导电层电连接至该芯片的电极，其中该导电通道包括多个堆叠的孔洞。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精材科技股份有限公司，未经精材科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910253237.X/，转载请声明来源钻瓜专利网。
- 上一篇：电路结构
- 下一篇：多层布线基板、堆叠结构传感器封装及其制造方法
