[发明专利]提高直接数字式频率合成器频谱纯度的频率合成系统无效
| 申请号： | 200910264176.7 | 申请日： | 2009-12-31 |
| 公开（公告）号： | CN101847992A | 公开（公告）日： | 2010-09-29 |
| 发明（设计）人： | 叶丰萍;张明珠 | 申请（专利权）人： | 南京国睿安泰信科技股份有限公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 南京天华专利代理有限责任公司 32218 | 代理人： | 徐冬涛 |
| 地址： | 211106 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种提高直接数字式频率合成器频谱纯度的频率合成系统，它包括晶体振荡器、锁相环模块PLL、直接数字式频率合成模块DDS、滤波模块和中央处理单元，它采用锁相环模块PLL为直接数字式频率合成模块DDS提供可变时钟，锁相环模块PLL提供的可变时钟满足：可变时钟的时钟频率为输出信号频率的整数倍。本发明通过改变直接数字式频率合成器的时钟频率，使得量化过程中产生的噪声最小，从而改善它的输出信号杂散指标，提高了输出信号的频谱纯度。 | ||
| 搜索关键词： | 提高 直接 数字式 频率 合成器 频谱 纯度 合成 系统 | ||
【主权项】：
一种提高直接数字式频率合成器频谱纯度的频率合成系统，其特征是它包括晶体振荡器OSC、锁相环模块PLL、直接数字式频率合成模块DDS、滤波模块和中央处理单元，所述的晶体振荡器OSC为频率合成系统提供系统时钟，晶体振荡器OSC的信号输出端与锁相环模块PLL的参考时钟信号输入端相连，锁相环模块PLL的可变时钟信号输出端与直接数字式频率合成模块DDS的可变时钟信号输入端连接，直接数字式频率合成模块DDS和锁相环模块PLL的控制信号输入端分别与中央处理单元各自对应的控制信号输出端连接，直接数字式频率合成模块DDS的信号输出通过滤波模块滤波后作为频率合成系统的输出射频信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京国睿安泰信科技股份有限公司，未经南京国睿安泰信科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910264176.7/，转载请声明来源钻瓜专利网。
