[发明专利]多芯片微插拔封装方法无效
| 申请号： | 200910308303.9 | 申请日： | 2009-10-15 |
| 公开（公告）号： | CN101673691A | 公开（公告）日： | 2010-03-17 |
| 发明（设计）人： | 丁桂甫;王艳;孙舒婧 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/60;H01L21/603 |
| 代理公司： | 上海交达专利事务所 | 代理人： | 王锡麟;王桂忠 |
| 地址： | 200240*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种微型电子封装技术领域的多芯片微插拔封装方法，包括：在上芯片的下表面依次通过光刻图形化工艺和电化学镀工艺加工获得若干凸点，通过电化学镀工艺和薄膜沉积工艺加工获得焊接层；在下芯片的上表面的通孔位置处通过光刻图形化工艺和电镀工艺加工获得若干凸点嵌入口，在凸点嵌入口表面通过电化学镀工艺和薄膜沉积工艺加工获得焊接层；将凸点与凸点嵌入口进行位置对准后在上芯片的上表面施加外力将凸点压进凸点嵌入口，使上芯片通孔内金属填充柱与下芯片通孔内的金属填充柱相接触以完成定位；将上芯片的凸点上的焊接层与下芯片的凸点嵌入口的焊接层进行焊接，实现上芯片与下芯片的电连接。本发明提高了互连结构的稳定性和电性连接稳定性。 | ||
| 搜索关键词： | 芯片 微插拔 封装 方法 | ||
【主权项】：
1.一种多芯片微插拔封装方法，其特征在于，包括以下步骤：第一步、两个待封装芯片的封装位分别为上芯片和下芯片，然后在上芯片的下表面的通孔位置处依次通过光刻图形化工艺和电化学镀工艺加工获得若干凸点，在凸点外表面依次通过电化学镀工艺和薄膜沉积工艺加工获得焊接层；第二步、在下芯片的上表面的通孔位置处通过光刻图形化工艺和电镀工艺加工获得若干凸点嵌入口，在凸点嵌入口表面通过电化学镀工艺和薄膜沉积工艺加工获得焊接层；第三步、将凸点与凸点嵌入口进行位置对准后在上芯片的上表面施加外力将凸点压进凸点嵌入口，使上芯片通孔内金属填充柱与下芯片通孔内的金属填充柱相接触以完成定位；第四步、将上芯片的凸点上的焊接层与下芯片的凸点嵌入口的焊接层进行焊接，实现上芯片与下芯片的电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910308303.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
