[发明专利]一种差分延时链时间数字转换器

摘要

本发明公开了一种差分延时链时间数字转换器，所述差分延时链时间数字转换器由多个多路开关差分延时链单元级联构成，每个多路开关差分延时链单元由一个触发器和两个可配置的路径延时模块构成，所述触发器至少包含一个数据输入端、一个时钟输入端和一个输出端；每个可配置的路径延时模块包括一个输入端、一个输出端，每个可配置的路径延时模块的输入端接前一级的对应可配置的路径延时模块的输出端。本发明通过两条单位延时不等的基本逻辑单元链来实现量化时间间隔的目的，其所能达到的时间量化精度为这两条延时链的单位门延时之差。本发明所述多路开关差分延时链单元可用标准数字单元实现，可用于游标型时间数字转换器。

主权项

一种差分延时链时间数字转换器，其特征在于：所述差分延时链时间数字转换器由多个多路开关差分延时链单元级联构成，每个多路开关差分延时链单元由一个触发器和两个与触发器相连接的可配置的路径延时模块构成。