[实用新型]一种高速图像数据压缩装置有效
申请号: | 200920108647.0 | 申请日: | 2009-05-27 |
公开(公告)号: | CN201813493U | 公开(公告)日: | 2011-04-27 |
发明(设计)人: | 全升学;朱振涛;张东伟;司锋 | 申请(专利权)人: | 北京国科环宇空间技术有限公司 |
主分类号: | H04N7/26 | 分类号: | H04N7/26;H04N1/41 |
代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 牛峥;王丽琴 |
地址: | 100190 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型公开了一种高速图像数据压缩装置,该装置包括:数据转换接口,FPGA控制器和至少3个图像压缩编解码芯片。本实用新型实施例的这种高速图像数据压缩装置,通过使用光电一体的数据输入接口,能够同时支持光纤输入和高速LVDS输入;通过采用支持JPEG2000算法的图像压缩编解码芯片并配合FPGA,能够实现对图像数据的高速实时压缩处理,更加适合对大容量图像数据的实时压缩处理的要求,所述FPGA加上专用图像压缩编解码芯片的结构,通用性较好且成本更低。 | ||
搜索关键词: | 一种 高速 图像 数据压缩 装置 | ||
【主权项】:
一种高速图像数据压缩装置,其特征在于,该装置包括:接收外部输入的图像数据的数据转换接口,FPGA控制器和至少3个图像压缩编解码芯片,所述的数据转换接口通过数据总线连接所述的FPGA控制器,所述的FPGA控制器通过数据总线和控制总线连接所述的至少3个图像压缩编解码芯片;所述数据转换接口,包括通过光纤接口输入光信号图像数据的光串化解串模块,和通过高速LVDS接口输入电信号图像数据的电串化解串模块;所述的光串化解串模块和所述的电串化解串模块将外部输入的图像数据转换为串行图像数据后通过所述的数据总线发送给FPGA控制器;所述的FPGA控制器对所述的串行图像数据进行解析,切分为若干部分后分配给所述3个图像压缩编解码芯片,并将切分后的串行图像数据通过所述的数据总线分别送入相应的图像压缩编解码芯片;各图像压缩编解码芯片对所分配的串行图像数据进行压缩处理,并将所述压缩处理后的串行图像数据返回给FPGA控制器,由所述的FPGA控制器对各图像压缩编解码芯片返回的压缩处理后的串行图像数据下行打包。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京国科环宇空间技术有限公司,未经北京国科环宇空间技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200920108647.0/,转载请声明来源钻瓜专利网。
- 彩色图像和单色图像的图像处理
- 图像编码/图像解码方法以及图像编码/图像解码装置
- 图像处理装置、图像形成装置、图像读取装置、图像处理方法
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序以及图像解码程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序、以及图像解码程序
- 图像形成设备、图像形成系统和图像形成方法
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序