[实用新型]一种基于NAND的存储板无效
申请号: | 200920109022.6 | 申请日: | 2009-06-29 |
公开(公告)号: | CN201465094U | 公开(公告)日: | 2010-05-12 |
发明(设计)人: | 谢民;高梅国;李先楚;刘国满 | 申请(专利权)人: | 北京理工大学 |
主分类号: | G06F3/06 | 分类号: | G06F3/06 |
代理公司: | 北京理工大学专利中心 11120 | 代理人: | 张利萍 |
地址: | 100081 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型涉及一种基于NAND的存储板,属于数据存储技术领域。该存储板通过FPGA实现了12个NAND控制器子模块完成对96片NAND的并行流水访问,达到单板最大384GB容量、存储带宽562.5MB/s的数据存储板卡,并且能够通过上位机实现对数据存储过程的控制和对NAND芯片的访问。本实用新型板卡基于标准CPCI协议,易于系统集成,构建高速数据采集系统,可应用于雷达、电子对抗等领域对数据存储带宽以及存储容量要求较高的场合。 | ||
搜索关键词: | 一种 基于 nand 存储 | ||
【主权项】:
一种基于NAND的存储板,其特征在于包括:电源模块、主控模块、NAND控制器模块、NAND存储阵列模块、PCI接口模块和自定义接口模块,其中:电源模块用于向存储板上的其他各功能模块提供工作电压;主控模块用于控制整板工作,通过PCI总线与PCI接口模块相连,通过自定义总线与自定义接口模块相连,并与NAND控制器模块相连从而控制对NAND存储阵列模块的读写操作;NAND控制器模块包括12个NAND控制器子模块,分别与主控模块和NAND存储阵列模块相连,负责接收主控模块传输的数据和指令信号,并按照主控模块的指令直接对NAND存储阵列模块进行操作;NAND存储阵列模块包括12个NAND存储阵列子模块,分别与NAND控制器模块的12个NAND控制器子模块相连;该存储板的信号流向如下:上位机通过PCI接口模块把控制指令传输到存储板上的主控模块,从而控制整个存储板的状态,如数据存储、数据转存、擦除等,并设置相关命令参数;当存储板处于数据存储状态时,采集得到的数据通过自定义接口模块进入主控模块,由主控模块完成数据的接收并根据上位机设置的相关参数形成命令帧,然后将命令帧分发至NAND控制器模块,NAND控制器模块中的12个NAND控制器子模块独立执行对NAND存储阵列的读写操作;当存储板处于数据转存状态时,主控模块根据上位机设置的相关命令参数产生数据读取命令帧,并分发至NAND控制器模块,NAND控制器模块将从NAND存储阵列模块读取的数据回传至主控模块,由主控模块通过自定义接口模块或通过PCI接口模块上传至上位机。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京理工大学,未经北京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200920109022.6/,转载请声明来源钻瓜专利网。