[实用新型]集成纵向沟道SOI LDMOS器件单元无效

专利信息
申请号: 200920116437.6 申请日: 2009-03-26
公开(公告)号: CN201374335Y 公开(公告)日: 2009-12-30
发明(设计)人: 张海鹏;张亮;苏步春;张帆;刘国华;徐丽燕 申请(专利权)人: 杭州电子科技大学
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L29/08;H01L29/10;H01L29/417;H01L29/423
代理公司: 杭州求是专利事务所有限公司 代理人: 杜 军
地址: 310018浙江省*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型涉及集成纵向沟道SOI LDMOS器件单元。现有技术限制了器件结构与主要电学特性的改善。本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本实用新型将集成SOILDMOS的沟道方向由横向变为纵向,增加了纵向栅场板,同时将表面漏极变为体漏极,横向栅场板被源场板取代,消除了器件导通时通态电流向漂移区正表面集中的不良效应,降低了扩展电阻,改善了漂移区电导调制效应,提高了态电流,降低了通态电阻和通态压降,从而降低了通态功耗,基本消除器件层纵向耐压限制,减小芯片面积,改善器件耐高温特性。
搜索关键词: 集成 纵向 沟道 soi ldmos 器件 单元
【主权项】:
1、集成纵向沟道SOILDMOS器件单元,包括半导体基片,其特征在于:隐埋氧化层将半导体基片分为上下两部分,下部为衬底,上部为顶层半导体;在顶层半导体的一侧设置成一个同型较重掺杂半导体区,作为缓冲区,另一侧刻蚀成一个深槽并在槽壁上生长一薄层绝缘介质作为纵向栅介质层;在临近纵向栅介质层的顶层半导体上表面形成一个异型叫重掺杂半导体区作为阱区;在阱区中远离纵向栅介质层一侧进行阱区同型重掺杂形成阱区的欧姆接触区,临近纵向栅介质层一侧进行阱区异型重掺杂形成源区;在缓冲区的内部远离纵向栅介质层一侧先刻蚀一个浅槽,然后进行同型重掺杂形成台阶式漏极区;纵向栅介质层外侧覆盖多晶硅层并进行N型中掺杂形成低阻多晶硅栅;在阱区下面自纵向栅介质层与顶层半导体的界面开始到缓冲区的边界止的顶层半导体部分作为漂移区;在纵向栅介质层、低阻多晶硅栅、源区靠近纵向栅介质层的部分、阱区和漏极区之间的顶上覆盖厚氧化层并覆盖阱区和漏极区的边缘作为场氧化层;在低阻多晶硅栅表面开出接触孔,覆盖金属层作为栅电极,在源区与阱区紧密接触部分开出接触孔,覆盖金属层覆盖临近阱区一侧场氧化层一部分作为源极和源场板,在台阶式漏极区表面开出接触孔,覆盖金属层部分覆盖缓冲区作为漏极和漏场板。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学,未经杭州电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200920116437.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top