[实用新型]苛刻环境抗辐照高速通信芯片IP核中的控制模块

摘要

本实用新型一种苛刻环境抗辐照高速通信芯片IP核中的控制模块，包括2个子模块，分别为LinkEnable模块和IPCore_Controller模块：LinkEnable模块用来产生链路使能信号，只有在信号LinkDisable无效，信号LinkStart和AutoStart至少有一个有效的情况下，LinkEnable信号才有效；IPCore_Controller模块用来控制链路在各个状态之间的转换，在该IPCore_Controller模块中，用有限状态机来控制链路在各个状态之间的转换，其中包括7种状态：ErrorReset，ErrorWait，Ready，Started，Connecting，Run和DataSave。

主权项

一种苛刻环境抗辐照高速通信芯片IP核中的控制模块，其特征在于：一种苛刻环境抗辐照高速通信芯片IP核中的控制模块，该控制模块包括2个子模块，分别为链路使能模块和IP核控制模块：所述的用于产生链路时能信号的链路使能模块与所述的用于控制链路在各个状态之间转换的IP核控制模块相连。