[实用新型]在逻辑合成阶段期间优化电路设计以减少布线拥塞的设备

摘要

本实用新型的一个实施例提供一种用于在逻辑合成阶段期间优化电路设计以减少在布置和布线阶段期间的布线拥塞的设备。该设备可以包括：识别装置，用于识别所述电路设计中的第一电路结构，其中所述第一电路结构包括在第一组信号源和第一组信号负载之间的第一组互连，其中所述第一组互连在所述第一电路结构中造成第一数量的交叉，且其中所述第一数量的交叉预期会造成在所述布置和布线阶段期间的布线拥塞；生成装置，用于生成功能上与所述第一电路结构等同的第二电路结构；以及代替装置，备配置用于用所述第二电路结构代替所述电路设计中的所述第一电路结构。

主权项

一种用于在逻辑合成阶段期间优化电路设计以减少在布置和布线阶段期间的布线拥塞的设备，其特征在于包括：识别装置，被配置用于识别所述电路设计中的第一电路结构，其中所述第一电路结构包括在第一组信号源和第一组信号负载之间的第一组互连，其中所述第一组互连在所述第一电路结构中造成第一数量的交叉，且其中所述第一数量的交叉预期会造成在所述布置和布线阶段期间的布线拥塞；生成装置，被配置用于生成功能上与所述第一电路结构等同的第二电路结构，其中所述第二电路结构包括在第二组信号源和第二组信号负载之间的第二组互连，其中所述第二组互连在所述第二电路结构中造成第二数量的交叉，所述第二数量的交叉大大少于 所述第一数量的交叉；以及代替装置，备配置用于用所述第二电路结构代替所述电路设计中的所述第一电路结构，由此大大减少所述电路设计中的交叉，这又减少在所述布置和布线阶段期间的布线拥塞。