[发明专利]具有经集成法拉第屏蔽的集成电路封装有效
| 申请号： | 200980102512.6 | 申请日： | 2009-05-19 |
| 公开（公告）号： | CN101919053A | 公开（公告）日： | 2010-12-15 |
| 发明（设计）人： | 斯坦利·克雷格·贝丁菲尔德;让-弗朗索瓦·德鲁阿尔 | 申请（专利权）人： | 德州仪器公司 |
| 主分类号： | H01L23/60 | 分类号： | H01L23/60;H01L23/12 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 刘国伟 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 发明揭示一种经封装集成电路(IC)(100)，其包含第一衬底(110)，所述第一衬底包括第一多个层及在所述第一衬底的上表面处的第一电路耦合特征(112)，所述第一多个层包含第一电磁干扰屏蔽层(132)。所述经封装IC还包含第二衬底(106)，所述第二衬底具有通过导电粘合剂材料(136)附接到所述第一衬底的下表面的上表面。所述第二衬底包含第二多个层及在所述第二衬底的下表面处的第二电路耦合特征(108)。所述第一多个层包含第二EMI屏蔽层(134)。所述经封装IC进一步包含功能裸片(124)，其安置于所述第一衬底与所述第二衬底之间且功能上耦合到所述第一电路耦合特征及/或所述第二电路耦合特征。在所述经封装IC中，所述粘合剂材料电耦合所述第一屏蔽层与所述第二屏蔽层。 | ||
| 搜索关键词： | 具有 集成 法拉第 屏蔽 集成电路 封装 | ||
【主权项】：
一种经封装集成电路，其包括：第一电子衬底，所述第一电子衬底包括第一多个层及在所述第一电子衬底的上表面处的至少第一电路耦合特征，所述第一多个层包括至少第一电磁干扰(EMI)屏蔽层；第二电子衬底，所述第二电子衬底具有通过导电粘合剂材料的一个或一个以上部分附接到所述第一电子衬底的下表面的上表面，所述第二电子衬底包括第二多个层及在所述第二电子衬底的下表面处的至少第二电路耦合特征，所述第一多个层包括至少第二EMI屏蔽层；及至少一个功能裸片，其安置于所述第一电子衬底与所述第二电子衬底之间且功能上耦合到所述第一电路耦合特征及所述第二电路耦合特征中的至少一者，其中所述粘合剂材料部分中的每一者均电耦合所述第一屏蔽层与所述第二屏蔽层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德州仪器公司，未经德州仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980102512.6/，转载请声明来源钻瓜专利网。
