[发明专利]非易失性随机存取存储器

摘要

本发明提供一种非易失性随机存取存储器，其能够在标准的CMOS工艺工序内安装在基板上。存储器单元(1)具备第一MIS晶体管(2)和第二MIS晶体管(3)，其中，第一MIS晶体管(2)具有：电浮置状态的第一导电型的第一半导体层(6)；在所述第一半导体层(6)表面形成的第二导电型的第一漏极区域(8)和第一源极区域(10)；和在第一半导体层(6)表面的上方隔着第一栅极绝缘膜(12)形成的第一栅极电极(14)，第二MIS晶体管(3)具有：与所述第一半导体层(6)绝缘的第一导电型的第二半导体层(7)；在第二半导体层(7)表面形成的第二导电型的第二漏极区域(9)和第二源极区域(11)；和在第二半导体层(7)表面的上方隔着第二栅极绝缘膜(13)形成的第二栅极电极(15)，第一栅极电极(14)与第二栅极电极(15)相互电连接而构成电浮置状态的浮置栅极。

主权项

一种非易失性随机存取存储器，其具备能够存储1位数据的非易失性存储器单元，该非易失性随机存取存储器的特征在于：所述存储器单元单元具备第一MIS晶体管和第二MIS晶体管，其中，第一MIS晶体管具有：电浮置状态的第一导电型的第一半导体层；在所述第一半导体层表面形成的由与所述第一导电型相反导电型的第二导电型的杂质扩散区域构成的第一漏极区域和第一源极区域；和在被所述第一漏极区域和所述第一源极区域夹着的所述第一半导体层表面的上方隔着第一栅极绝缘膜形成的第一栅极电极，第二MIS晶体管具有：与所述第一半导体层绝缘的所述第一导电型的第二半导体层；在所述第二半导体层表面形成的由所述第二导电型的杂质区域构成的第二漏极区域和第二源极区域；和在被所述第二漏极区域和所述第二源极区域夹着的所述第二半导体层表面的上方隔着第二栅极绝缘膜形成的第二栅极电极，所述第一栅极电极与所述第二栅极电极相互电连接而构成电浮置状态的浮置栅极，在第一存储模式中，根据所述第一半导体层的电荷的多少来控制所述第一MIS晶体管的阈值电压，能够易失性地存储1位数据，在第二存储模式中，根据所述浮置栅极的电荷的多少来控制所述第二MIS晶体管的阈值电压，能够非易失性地存储1位数据。