[发明专利]具有允许写入未预先加载的高速缓存行的高速缓存电路的多处理电路

摘要

使用分别经由第一和第二高速缓存电路(14，14’)耦接至后台存储器(10)的第一和第二处理电路(12)来处理数据。每个高速缓存电路(14，14’)存储高速缓存行、定义了所存储的高速缓存行的状态的状态信息、以及至少一个存储的高速缓存行内针对各个可寻址位置的标志信息。第一高速缓存电路(14)的高速缓存控制电路被配置为当第一处理电路(12)将数据写入至少一个存储高速缓存行内的可寻址位置的一部分时，选择性地将针对可寻址位置的所述部分的标志信息置位为有效状态，而不预先从后台存储器(10)加载至少一个存储高速缓存行。结合针对至少一个高速缓存行内的位置的标志信息，从第一高速缓存电路(14)将来自至少一个高速缓存行的数据拷贝到第二高速缓存电路(14’)中。在标志信息未置位时，响应于对未存储在存储器中的高速缓存行中的位置进行寻址的访问命令和对存储在存储器(140)中的至少一个高速缓存行内的位置进行寻址的读取命令，来产生高速缓存未命中信号。

主权项

一种多处理电路，具有：至后台存储器(10)的接口、第一和第二处理电路(12)、以及分别耦接在所述接口与第一和第二处理电路(12)之间的第一和第二高速缓存电路(14、14’)，第一和第二高速缓存电路(14，14’)分别包括：‑存储器(140)，用于高速缓存行、定义了存储器(140)中高速缓存行的状态的状态信息、以及存储器(140)中至少一个高速缓存行内的各个可寻址位置的标志信息；‑高速缓存命中和未命中检测电路(142)，耦接至存储器(140)和处理电路(12)，用于接收访问命令，高速缓存命中和未命中检测电路(142)被配置为在标志信息指示无效状态时，响应于对未存储在存储器(140)中的高速缓存行中的位置进行寻址的访问命令以及对存储在存储器(140)中的所述至少一个高速缓存行内的位置进行寻址的读取命令，来产生高速缓存未命中命令；‑高速缓存控制电路(144)，耦合至高速缓存命中和未命中检测电路(142)、存储器(140)和后台存储器接口，其中，第一高速缓存电路(14)的高速缓存控制电路(144)被配置为，在第一处理电路(12)向所述至少一个存储高速缓存行内的可寻址位置的一部分写入数据时选择性地将第一高速缓存电路(14)中针对可寻址位置的所述一部分的标志信息置位为有效状态，而不预先从后台存储器(10)加载所存储的所述至少一个高速缓存行，第二高速缓存电路(14’)的高速缓存控制电路(144)被配置为结合针对至少一个高速缓存行的标志信息，从第一高速缓存电路(14)拷贝来自所述至少一个高速缓存行的数据。