[发明专利]数据处理装置及半导体集成电路装置无效
申请号: | 200980135616.7 | 申请日: | 2009-05-28 |
公开(公告)号: | CN102150139A | 公开(公告)日: | 2011-08-10 |
发明(设计)人: | 石川直;猪狩诚司;永山博美 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G06F12/04 | 分类号: | G06F12/04 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 毛利群;高为 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种数据处理装置,其在双端方式中,能够不拘泥于字节序的种类而共同地使用程序,并且能够使向量表共同化。指令被固定为小端,在指令执行时使用的数据的字节序是可变的。向量表的各向量地址的尺寸是32位,数据访问时的位数最大是32位。CPU进行指令提取,在提取的指令的执行前,例如对存储器进行32位数据访问。这时,CPU不依赖于数据的字节序的种类,以在数据寄存器的字节单位的各地址中储存的数据的地址和对齐,与以指令的小端决定的数据的地址和对齐成为相同的方式,控制对齐器。 | ||
搜索关键词: | 数据处理 装置 半导体 集成电路 | ||
【主权项】:
一种半导体集成电路装置,其特征在于,具备:CPU;总线;以及对齐器,配置在所述CPU和所述总线之间,所述CPU经由所述总线从存储器取得指令码,进行与该指令码对应的工作,取得为了进行与该指令码对应的工作所需要的数据,所述指令码以被决定为小端或大端的任一方的字节序储存在所述存储器中,所述数据包含以N位(N=8×k:k是2以上的正整数)表示的向量地址信息,任意地决定以小端或大端的哪一种储存在所述存储器中,在所述对齐器进行N位长的数据访问的情况下,与该数据是以小端或大端的哪一种进行储存无关地,以在所述存储器中储存的字节顺序对所述CPU供给该数据,在进行与N位不同的位长的数据访问的情况下,对应于该数据是以小端或大端的哪一种进行储存,变更在所述存储器中储存的字节顺序,向所述CPU供给。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200980135616.7/,转载请声明来源钻瓜专利网。