[发明专利]对挖空特征垂直侧壁上的金属进行构图的方法、使用该方法形成嵌入式MIM电容器的方法以及由此产生的嵌入式存储器件无效
申请号: | 200980137685.1 | 申请日: | 2009-09-28 |
公开(公告)号: | CN102165580A | 公开(公告)日: | 2011-08-24 |
发明(设计)人: | S·J·基廷;N·林德特;N·拉哈尔-乌拉比;B·多伊尔;S·苏里;S·希瓦库马;L·容;L·沙 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L27/108;H01L21/027 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 陈松涛;夏青 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种对挖空特征(130,330,830)的垂直侧壁(132,332,832)上的金属(141,341,841)进行构图的方法包括:在挖空特征中设置材料(350),使得材料的一部分(435)暴露于所述材料上方的挖空特征中,使用第一湿法蚀刻化学试剂从所述垂直侧壁蚀刻掉所述金属的暴露部分;以及使用第二湿法蚀刻化学试剂通过蚀刻所述材料从所述挖空特征去除所述材料。可以使用所述方法制造适用于eDRAM器件的MIM电容器(800)。 | ||
搜索关键词: | 挖空 特征 垂直 侧壁 金属 进行 构图 方法 使用 形成 嵌入式 mim 电容器 以及 由此 | ||
【主权项】:
一种嵌入式存储器件,包括:第一导电层;所述第一导电层上的第一电绝缘层;所述第一电绝缘层中的延伸到所述第一导电层的挖空特征;以及所述挖空特征中的MIM电容器,所述MIM电容器包括:位于所述挖空特征中的与所述第一导电层相邻且电连接到所述第一导电层的第二导电层;位于所述挖空特征中的在所述第二导电层内部的第二电绝缘层;以及位于所述挖空特征中的在所述第二电绝缘层内部的第三导电层,其中:所述第一导电层充当所述挖空特征的基底面,并且所述挖空特征还包括从所述基底面延伸开的侧壁;所述第二导电层覆盖所述基底面和所述侧壁的第一部分;以及所述第二电绝缘层覆盖所述第二导电层和所述侧壁的第二部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200980137685.1/,转载请声明来源钻瓜专利网。
- 上一篇:具有单拉门横向安全互锁装置的数控车床
- 下一篇:一种纸张整理机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造