[发明专利]改善的晶圆级芯片尺寸封装有效
| 申请号： | 200980142314.2 | 申请日： | 2009-09-14 |
| 公开（公告）号： | CN102217061A | 公开（公告）日： | 2011-10-12 |
| 发明（设计）人： | A·霍兰 | 申请（专利权）人： | 剑桥硅无线电通信有限公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L23/485;H01L23/525;H01L21/60 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 陈松涛;夏青 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了一种改善的晶圆级芯片尺寸封装技术，其不使用包封通孔在重定向层和半导体管芯上的焊盘环之内的焊盘之间进行连接。在实施例中，形成第一电介质层，使其终结于每个管芯上的管芯焊盘环之内。然后在导电层中形成迹线，其接触焊盘之一并且设置于开口边缘上方到达第一电介质层的表面上。可以使用这些迹线来形成焊盘和焊球之间的电连接。 | ||
| 搜索关键词： | 改善 晶圆级 芯片 尺寸 封装 | ||
【主权项】：
一种封装半导体器件，包括：半导体管芯(301)，所述半导体管芯(301)包括绕所述管芯的有源面的周边布置的多个焊盘(309，603)；形成于所述有源面上的第一电介质层(303，601)，其中所述第一电介质层终结于所述管芯的有源面的周边周围的多个焊盘之内；形成于导电层中的多条迹线(305，401)，其中每条迹线连接到所述多个焊盘之一并且包括形成于所述第一电介质层上的上部；布置成包封所述有源面的第二电介质层(304)；以及多个焊料元件(307)，每个所述焊料元件电连接到迹线的上部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于剑桥硅无线电通信有限公司，未经剑桥硅无线电通信有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980142314.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种LED芯片透镜的封装方法
- 下一篇：一种光电二极管制备方法
