[发明专利]存储控制装置及其控制方法

摘要

优先级控制寄存器104根据从存储器请求可否发行信号生成部106内得到的存储器请求的可否发行状况和通过各#2～#5的各判定电路105得到的REQ_BUF102内的存储器请求的滞留状况，动态地控制内部的变化状态。由此，可进行与DRAM模块109的存取规定相对应的优先等级的跳跃控制。

主权项

一种存储控制装置，其与运算处理装置和具有对应于第一存储体的第一以及第二存储体的存储装置连接，并且向上述存储装置发行从上述运算处理装置接收到的存储器存取请求，该存储控制装置的特征在于，包含：第一请求存储部，其保持针对上述第一存储体的存储器存取请求；第二请求存储部，其保持针对上述第二存储体的存储器存取请求；译码部，其按照上述存储器存取请求中包含的存储体地址，将从上述运算处理装置接收到的存储器存取请求分配给上述第一请求存储部或上述第二请求存储部；选择部，其与上述第一请求存储部和上述第二请求存储部连接，根据选择信号，对保持在上述第一请求存储部或上述第二请求存储部中的存储器存取请求进行选择并输出；第一判定电路，其输出第一判定结果，该第一判定结果为，根据保持在上述第一请求存储部中的存储器存取请求和已经向上述第一存储体发行的存储器存取请求之间的关系，判定保持在上述第一请求存储部中的存储器存取请求能否向上述第一存储体发行的判定结果；第二判定电路，其输出第二判定结果，该第二判定结果为，根据保持在上述第二请求存储部中的存储器存取请求和已经向上述第二存储体发行的存储器存取请求之间的关系，判定保持在上述第二请求存储部中的存储器存取请求能否向上述第二存储体发行的判定结果；第三判定电路，其输出第三判定结果，该第三判定结果为，根据上述选择电路所选择的存储器存取请求和已经向上述存储装置发行的存储器存取请求之间的关系，判定上述选择电路所选择的存储器存取请求能否向上述存储装置发行的判定结果；和优先等级控制电路，其与上述第一判定电路和上述第二判定电路连接，并且根据上述第一至第三判定结果，输出选择保持于上述第一判定电路的存储器存取请求或保持于上述第二判定电路的存储器存取请求的上述选择信号。