[发明专利]凹凸图案形成方法有效
| 申请号： | 200980159359.0 | 申请日： | 2009-05-20 |
| 公开（公告）号： | CN102428544A | 公开（公告）日： | 2012-04-25 |
| 发明（设计）人： | 有贺智崇;大泽裕一;伊藤顺一;黑崎义成;柏田沙织;平冈俊郎;天野实;柳晓志 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065;G11B5/84 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 王永红 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供凹凸图案形成方法，能够尽可能地抑制凹凸图案的凸部的垂肩。所述凹凸图案形成方法的特征在于，具备以下工序：在形成有凹凸图案的基材(2，4)上形成备有具有凸部的图案的导向图案(6)的工序；在导向图案上形成具有层叠有第一层(8)和第二层(10)的形成层的工序，第一层(8)包含选自第一金属元素及类金属元素中的至少一个元素，所述第二层(10)包含与所述第一金属元素不同的第二金属元素；通过蚀刻形成层，仅在凸部的侧部选择性地留置形成层的工序；除去导向图案的工序；以及通过以留置的形成层作为掩膜来蚀刻基材，由此在基材上形成凹凸图案的工序。 | ||
| 搜索关键词： | 凹凸 图案 形成 方法 | ||
【主权项】：
凹凸图案形成方法，其特征在于，具备以下工序：在基材上形成具有凸部的导向图案的工序；在所述导向图案上形成包含层叠有第一层和第二层的层叠结构的形成层的工序；所述第一层包含选自第一金属元素及类金属元素中的至少一个元素，所述第二层包含与所述第一金属元素不同的第二金属元素，通过蚀刻所述形成层，仅在所述凸部的侧部选择性地留置所述形成层的工序；除去所述导向图案的工序；以及通过以所留置的所述形成层作为掩膜来蚀刻所述基材，由此在所述基材上形成凹凸图案的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980159359.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
