[发明专利]微处理器及用于微处理器上增强精确度乘积和计算的方法有效

专利信息
申请号: 200980162009.X 申请日: 2009-11-30
公开(公告)号: CN102576302A 公开(公告)日: 2012-07-11
发明(设计)人: 马丁·劳比赫 申请(专利权)人: 马丁·劳比赫
主分类号: G06F7/544 分类号: G06F7/544;G06F7/499;G06F9/30;G06F9/302
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 王波波
地址: 德国巴*** 国省代码: 德国;DE
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种微处理器(10),包括:至少一个通用寄存器(12),配置成存储和提供多个目的地比特给乘法单元(14);控制单元(18),适合于提供至少一个乘法高位指令(20)和乘法高位和累加指令(22)给乘法单元。该乘法单元还配置成接收至少第一和第二源操作数(24、26),第一和第二源操作数各自具有关联的源比特数目,并且相关的源比特数目之和超过目的地比特数目;连接至包括至少一个高速缓存条目的寄存器扩展高速缓存(28),至少一个高速缓存条目配置成存储及提供多个精确度增强比特;以及适合于存储结果操作数的目的地部分在该通用寄存器中、及存储该结果操作数的精确度增强部分在该高速缓存条目中。根据接收到的指令,该结果操作数由乘法高位运算产生,或由乘法高位和累加运算产生。
搜索关键词: 微处理器 用于 增强 精确度 乘积 计算 方法
【主权项】:
一种微处理器(10),包括:至少一个通用寄存器(12),配置成存储多个目的地比特并将所述多个目的地比特提供给乘法单元(14);控制单元(18),适合于将至少乘法高位指令(20)以及乘法高位和累加指令(22)提供给所述乘法单元;所述乘法单元还:配置成接收至少第一和第二源操作数(24、26),所述第一和第二源操作数(24、26)各自具有关联的源比特数目,并且所述关联的源比特数目之和超过所述目的地比特数目;连接至寄存器扩展高速缓存(28),所述扩展高速缓存(28)包括至少一个配置成存储和提供许多精确度增强比特的高速缓存条目;以及适合于:将结果操作数的目的地部分存储在所述通用寄存器中;以及将所述结果操作数的精确度增强部分存储在所述高速缓存条目中;当接收所述乘法高位指令时,所述结果操作数由乘法高位运算产生,以及当接收所述乘法高位和累加运算指令时,所述结果操作数由乘法高位和累加运算产生。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于马丁·劳比赫,未经马丁·劳比赫许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200980162009.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top