[发明专利]一种单元栅蚀刻方法无效
| 申请号： | 201010002835.2 | 申请日： | 2010-01-18 |
| 公开（公告）号： | CN102129974A | 公开（公告）日： | 2011-07-20 |
| 发明（设计）人： | 陶志波;陈伏宏 | 申请（专利权）人： | 和舰科技(苏州)有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/8247 |
| 代理公司： | 北京连和连知识产权代理有限公司 11278 | 代理人： | 王光辉 |
| 地址： | 215025 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种单元栅蚀刻方法，属于半导体制造技术领域。所述方法，包括：步骤(1)：控制单元栅上多晶硅1结构与多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的高度同步，同时蚀刻所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的多晶硅1层和所述多晶硅1结构；步骤(2)：同时蚀刻所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的氧化硅-氮化硅-氧化硅层和所述多晶硅1结构；步骤(3)：同时蚀刻所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的多晶硅0层和所述多晶硅1结构。本发明的方法能够避免多晶硅残留，避免形成多晶硅桥，提高产品良率。 | ||
| 搜索关键词： | 一种 单元 蚀刻 方法 | ||
【主权项】：
一种单元栅蚀刻方法，其特征在于，包括：步骤(1)：控制单元栅上多晶硅1结构与多晶硅1+氧化硅‑氮化硅‑氧化硅+多晶硅0结构的高度同步，同时蚀刻所述多晶硅1+氧化硅‑氮化硅‑氧化硅+多晶硅0结构的多晶硅1层和所述多晶硅1结构；步骤(2)：同时蚀刻所述多晶硅1+氧化硅‑氮化硅‑氧化硅+多晶硅0结构的氧化硅‑氮化硅‑氧化硅层和所述多晶硅1结构；步骤(3)：同时蚀刻所述多晶硅1+氧化硅‑氮化硅‑氧化硅+多晶硅0结构的多晶硅0层和所述多晶硅1结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于和舰科技(苏州)有限公司，未经和舰科技(苏州)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010002835.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
