[发明专利]全集成锁相环频率综合器

摘要

本发明公开了一种全集成锁相环频率综合器，其包括：压控振荡器，具有控制电压输入端和差分输出端；四分频器，其差分输入端连接所述压控振荡器的差分输出端，其差分输出端连接整个锁相环频率综合器的输出端；多模分频器，其信号输入端连接四分频器的一路差分输出端，第一控制输入端连接到∑-Δ调制器的输出端，第二控制输入端连接到分频比控制字；数控电荷泵，其输入端连接鉴频鉴相器的输出端；环路滤波器，其输入端连接电荷泵的输出端，输出端连接压控振荡器的控制电压输入端。本发明的全集成锁相环频率综合器，既能减小锁相环芯片面积，便于全集成，又能产生低噪声、低失配的双路正交的差分信号，实现频率综合器的低功耗，还能校准环路带宽，优化锁相环频率综合器的噪声性能、杂散性能和锁定速度。

主权项

一种全集成锁相环频率综合器，其特征在于，所述频率综合器包括：压控振荡器，具有控制电压输入端和差分输出端；四分频器，其差分输入端连接所述压控振荡器的差分输出端，所述四分频器的差分输出端连接整个锁相环频率综合器的输出端；∑-Δ调制器，其输入端连接分频比控制字；多模分频器，其信号输入端连接四分频器的一路差分输出端，第一控制输入端连接到∑-Δ调制器的输出端，第二控制输入端连接到分频比控制字；鉴频鉴相器，其两个输入端分别连接多模分频器的输出端和晶振输入端；数控电荷泵，其输入端连接鉴频鉴相器的输出端；环路滤波器，其输入端连接数控电荷泵的输出端，输出端连接压控振荡器的控制电压输入端。