[发明专利]多层晶片堆叠间隙的填充方法与结构无效
申请号: | 201010111420.9 | 申请日: | 2010-02-04 |
公开(公告)号: | CN102148166A | 公开(公告)日: | 2011-08-10 |
发明(设计)人: | 徐宏欣;简维志 | 申请(专利权)人: | 力成科技股份有限公司 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L25/00 |
代理公司: | 北京中原华和知识产权代理有限责任公司 11019 | 代理人: | 寿宁;张华辉 |
地址: | 中国台湾新竹县*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明是有关于一种多层晶片堆叠间隙的填充方法与结构。依照该方法,提供一晶片堆叠结构,包含一基板与多个立体堆叠在基板上的晶片。在两两相叠的晶片之间形成有至少一底胶间隙,并与基板有一高度差。接着,翻转晶片堆叠结构并浸泡晶片堆叠结构的晶片于一底部填充胶内,其中底部填充胶储放于一储胶槽内并保持流动状态,以填满底胶间隙。之后,取出晶片堆叠结构并加热,以固化在底胶间隙内的底部填充胶。藉此,可以解决现有习知多层晶片堆叠的间隙无法点胶填充的问题,并可以使多个底胶间隙一次填充完成,以大幅提升生产效率。 | ||
搜索关键词: | 多层 晶片 堆叠 间隙 填充 方法 结构 | ||
【主权项】:
一种多层晶片堆叠间隙的填充方法,其特征在于其包括以下步骤:提供一晶片堆叠结构,其包含一基板与多个立体堆叠在该基板上的晶片,在两两相叠的晶片之间形成有至少一第一底胶间隙,并与该基板有一高度差;翻转该晶片堆叠结构并浸泡该晶片堆叠结构的该些晶片于一底部填充胶内,其中该底部填充胶是储放于一储胶槽内并保持流动状态,以填满该第一底胶间隙;取出该晶片堆叠结构;以及加热该晶片堆叠结构,以固化在该第一底胶间隙内的底部填充胶。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力成科技股份有限公司,未经力成科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010111420.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造