[发明专利]应用SFEC的光传送网中总线位宽变换实现方法及电路有效

专利信息
申请号: 201010111571.4 申请日: 2010-02-22
公开(公告)号: CN101789845A 公开(公告)日: 2010-07-28
发明(设计)人: 朱齐雄 申请(专利权)人: 烽火通信科技股份有限公司
主分类号: H04L1/00 分类号: H04L1/00;H04L12/56;H04Q11/00
代理公司: 北京捷诚信通专利事务所 11221 代理人: 魏殿绅;庞炳良
地址: 430074 湖北省武*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种应用SFEC的光传送网中总线位宽变换实现方法及电路,该方法包括以下步骤:S10、将从64位系统总线输入的OTN帧的数据按外码RS(1023,1007)编码规则编码后存入缓存M,缓存M由8块RAM构成,每块RAM的大小分别为1530×10;S20、每次分别从缓存M的8块RAM中读取10个RS(1023,1007)编码数据并按内码BCH(2040,1952)编码规则编码后存入缓存N,缓存N由8块RAM构成,每块RAM的大小分别为244×64;S30、依次从缓存N的8块RAM中输出64个BCH(2040,1952)编码数据至64位系统总线。本发明通过对缓存的读写操作的控制,完成了输入64位宽到外码所要求的80位宽的总线变换以及从80位宽的总线再到64位宽总线的变换,实现方法简便有效、操作性强。
搜索关键词: 应用 sfec 传送 总线 变换 实现 方法 电路
【主权项】:
应用SFEC的光传送网中总线位宽变换实现方法,其特征在于包括以下步骤:S10、将从64位系统总线输入的OTN帧的数据按外码RS(1023,1007)编码规则编码后存入缓存M,缓存M由8块RAM构成,每块RAM的大小分别为1530×10,缓存M的读写时钟与系统总线时钟频率相同;S20、每次分别从缓存M的8块RAM中读取10个RS(1023,1007)编码数据并按内码BCH(2040,1952)编码规则编码后存入缓存N,缓存N由8块RAM构成,每块RAM的大小分别为244×64,缓存N的读写时钟与系统总线时钟频率相同;S30、依次从缓存N的8块RAM中输出64个BCH(2040,1952)编码数据至64位系统总线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于烽火通信科技股份有限公司,未经烽火通信科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010111571.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top