[发明专利]一种基于TDMP的高速可配置QC-LDPC码解码器

摘要

本发明属于无线通信和微电子技术领域，具体为基于TDMP的高速可配置QC-LDPC解码器。该解码器采用对称四级流水线、行块和列块交织、非零子矩阵重排序、和值寄存器堆奇偶集划分，横向更新和纵向更新按行序串行扫描，每个时钟周期各处理一个非零子矩阵等技术措施。横向更新和纵向更新完全交叠；和值寄存器堆不仅存储变量节点的和值，还存储两相之间传递的暂态外信息。解码器采用相对偏移量置换网络，只对读取的和值进行循环移位。通过一种独特的提前终止策略，可以节省半次到一次迭代周期。本发明解码器架构可以非常灵活地应用到任何形式的规则、非规则QC-LDPC码。

主权项

一种基于TDMP高速可配置的QC-LDPC码解码器，其特征在于由主控制器、只读存储器、输入缓存寄存器堆和输出缓存寄存器堆、交织器和解交织器、变量节点和值寄存器堆、校验节点信息组件寄存器堆、旁路和交叉控制器、可配置相对偏移量置换网络、恢复器、加法器、奇偶校验器、横向更新处理器和纵向更新处理器组成，恢复器包括恢复器A和恢复器B，该解码器横向更新和纵向更新并行度都是b，b为子矩阵扩展因子；该解码器的数据流向如下：先前的变量节点和值从和值寄存器堆取出，经过旁路和交叉控制器，再经过一个独立可配置相对偏移量置换网络；同时，恢复器阵列A从校验节点信息组件寄存器堆恢复先前的自信息；所有置换后的和值和恢复得到的自信息进入96个加法器所组成的阵列；计算结果作为外信息，一方面暂时保存到和值寄存器堆中，另一方面输入到96个横向更新处理器，更新校验节点信息组件；当一个行块的横向更新完成之后，更新之后的信息组件回写到信息组件寄存器堆；同时送入恢复器阵列B恢复更新之后的自信息；所有恢复得到的自信息和从和值寄存器堆读取的外信息送入96个纵向更新处理器，更新变量节点和值，最后写入和值寄存器堆。