[发明专利]基于TDMP的超高速低功耗QC-LDPC码解码器

摘要

本发明属于无线通信和微电子技术领域，具体为一种基于TDMP的超高速低功耗低密度奇偶校验码(QC-LDPC)解码器。通过对称六级流水线、行块和列块交织、非零子矩阵重排序、和值寄存器堆四象限划分以及读写旁路技术，解码器按行序串行扫描，横向更新和纵向更新每个时钟周期各处理两个非零子矩阵。横向更新和纵向更新完全交叠。特别地，和值寄存器堆不仅存储变量节点的和值，还作为FIFO存储两相之间传递的暂态外信息。该解码器架构具有很强的可配置性，可以容易地移植到其它任何规则或者非规则的QC-LDPC码，解码性能优异，峰值频率能够达到214兆赫兹，吞吐量可以达到1千兆比特每秒左右，芯片功耗仅有397毫瓦。

主权项

一种基于TDMP的QC-LDPC码解码器，其特征在于由主控制器、可配置只读存储器、输入缓存寄存器堆、变量节点和值寄存器堆、校验节点信息组件寄存器堆、算术逻辑运算单元和输出缓存寄存器堆组成；四块可配置只读存储器分别存储列块交织相关信息、横向更新相关信息、纵向更新相关信息和偏移量调整信息；该解码器横向处理并行度为b，b为子矩阵扩展因子；纵向处理并行度为2×b；算术逻辑单元包括两个独立的b路置换网络A、B、四个独立的b路恢复器阵列A1、B1、A2、B2、一个b路横向更新处理器阵列和一个b路纵向更新处理器阵列；一路横向更新处理器包括加法单元、分解单元、奇偶校验单元和保持电路；一路纵向更新处理器包括加法单元和硬判决电路；该解码器的数据流向如下：横向更新和纵向更新按行序每个时钟周期分别扫描并处理两个非零子矩阵，先前的变量节点和值从和值寄存器堆取出，经过两个独立可配置置换网络A、B；同时，恢复器阵列A1和B1从校验节点信息组件恢复先前的自信息；所有经过置换网络的和值和恢复得到的自信息进入96个横向更新处理器，更新校验节点信息组件；横向更新所得外信息暂时存储到和值寄存器堆；当一个行块的横向更新完成之后，更新之后的信息组件回写到信息组件寄存器堆；同时送入恢复器阵列A2和B2恢复更新之后的自信息；所有恢复得到的自信息和从和值寄存器堆读取的外信息送入192个纵向更新处理器，更新变量节点和值，最后写入和值寄存器堆。