[发明专利]SONOS记忆单元的互补位干扰改进及充电改进用的袋型布植

摘要

本发明公开了一种SONOS记忆单元的互补位干扰改进及充电改进用的袋型布植。开始时，在衬底上形成部分电荷陷阱介电层，且在该电荷陷阱介电层的该部分上形成光刻胶。在该光刻胶中产生图样，且在一角度下执行袋型布植，以便在该衬底内建立若干袋型布植区。然后执行位线布植，以便在该衬底内建立若干埋入位线。然后去除产生图样的光刻胶，并形成该电荷陷阱介电层的剩余部分。在该电荷陷阱介电层的该剩余部分之上形成字线材料，并在该字线材料中产生图样，以便在该等位线之上形成若干字线。除了其它的功能之外，该等袋型布植区系用来减轻可能因半导体微缩而产生的互补位干扰(CBD)。因此，可得到更高的电路集积密度。

主权项

一种在半导体衬底(602)上形成SONOS双位内存核心数组的至少一部分的方法(500)，该方法包含下列步骤：在该衬底(602)上形成(504)电荷陷阱介电层(608)的一部分；在该电荷陷阱介电层的该部分上形成(506)光刻胶(614)；在该光刻胶(614)中产生图样(508)，以便形成数个光刻胶特征部位(616)，而这数个光刻胶特征部位之间具有各自的第一间隔(618)；经由该第一间隔(618)及该电荷陷阱介电层(608)的部分执行(512)位线布植(634)，以便在该衬底内建立其宽度大致对应于该第一间隔(618)的若干埋入位线(640)；经由该第一间隔(618)及该电荷陷阱介电层(608)的部分执行(510)袋型布植(630)，其中在相对于该半导体衬底(602)的一角度上执行该袋型布植，以便在该衬底(602)内建立至少部分延伸到该光刻胶特征部位(616)之下的袋型布植区(620)，且该位线(640)并不覆盖延伸到该等光刻胶特征部位(616)之下的该袋型布植区(620)的部分；去除(514)图样化的该光刻胶层；在该电荷陷阱介电层(608)的部分之上形成(516)该电荷陷阱介电层的剩余部分；在该电荷陷阱介电层的该剩余部分之上形成(518)字线材料(660)；以及在该字线材料(660)中产生图样(520)，以便在该位线(640)之上形成若干字线(662)，其中在两条埋入位线(640)之间界定信道(644)，而延伸到该光刻胶特征部位(616)之下的该袋型布植区(620)的部分改变了该信道(644)的所选择部分内的掺杂，以使该袋型布植区(620)在接近该位线(640)界定的源极/漏极区处产生了局部的掺杂剂分布，而使储存在该信道(644)上的该电荷陷阱介电层(608)内的位相互隔离。