[发明专利]用于一显示器的显示电路及显示器

摘要

本发明提供一种用于一显示器的显示电路及显示器。显示器包含一栅极驱动装置、一数据驱动装置以及显示电路。显示电路具有至少一显示单元，其具有四个像素。各像素具有二个子像素，而各个子像素具有一晶体管并耦合至一个像素电极。各像素的二子像素的晶体管透过串接方式电性连接至数据驱动装置。各像素的二子像素的晶体管分别电性连接至栅极驱动装置，以接受栅极驱动装置的信号，其中栅极驱动装置的信号是作为是否接受由数据驱动装置所提供的数据信号的开关信号。本发明的显示电路利用将各像素的二子像素串接以接收同一数据电压，并配合像素排列方式以及数据线与栅极线与像素的连接关系，减少了整体所需的数据线数目，降低了电子显示器的耗电量。

主权项

一种用于一显示器的显示电路，其特征在于，所述显示器包含所述显示电路、一栅极驱动装置以及一数据驱动装置，所述栅极驱动装置用以产生复数个栅极信号，所述数据驱动装置用以产生复数个数据信号，所述栅极信号包含一第一栅极信号、一第二栅极信号及一第三栅极信号，所述数据信号包含一第一数据信号、一第二数据信号及一第三数据信号，所述显示电路包含：一第一栅极线，沿一行方向设置，且电性连接所述栅极驱动装置，用以接收所述第一栅极信号；一第二栅极线，沿所述行方向平行设置于所述第一栅极线的下方，且电性连接所述栅极驱动装置，用以接收所述第二栅极信号；一第三栅极线，沿所述行方向平行设置于所述第二栅极线的下方，且电性连接所述栅极驱动装置，用以接收所述第三栅极信号；一第一数据线，沿一与所述行方向垂直的列方向设置，且电性连接所述数据驱动装置，用以接收所述第一数据信号；一第二数据线，沿所述列方向平行设置于所述第一数据线的左侧，且电性连接所述数据驱动装置，用以接收所述第二数据信号，所述第二数据信号的极性与所述第一数据信号的极性相反；一第三数据线，沿所述列方向平行设置于所述第二数据线的左侧，且电性连接所述数据驱动装置，用以接收一第三数据信号，所述第三数据信号的极性与所述第二数据信号的极性相反，且与所述第一数据信号的极性相同；以及至少一显示单元，所述显示单元包含：一第一像素，包含一第1A子像素以及一第1B子像素，所述第1A子像素包含一第1A晶体管，所述第1A晶体管包含一第1A栅极、一第1A源极以及一第1A漏极，所述第1B子像素包含一第1B晶体管，所述第1B晶体管包含一第1B栅极、一第1B源极以及一第1B漏极，其中所述第1A子像素沿着所述行方向设置于所述第1B子像素的左侧，所述第1A源极耦合至所述第一数据线，所述第1A栅极耦合至所述第二栅极线，所述第1A漏极与所述第1B源极耦合，所述第1B栅极耦合至所述第一栅极线；一第二像素，沿着所述行方向设置于所述第一像素的左侧，包含一第2A子像素以及一第2B子像素，所述第2A子像素包含一第2A晶体管，所述第2A晶体管包含一第2A栅极、一第2A源极以及一第2A漏极，所述第2B子像素包含一第2B晶体管，所述第2B晶体管包含一第2B栅极、一第2B源极以及一第2B漏极，其中所述第2A子像素沿着所述行方向设置于所述第2B子像素的右侧，所述第2A源极耦合至所述第二数据线，所述第2A栅极耦合至所述第二栅极线，所述第2A漏极与所述第2B源极耦合，所述第2B栅极耦合至所述第一栅极线；一第三像素，沿着所述列方向设置于所述第一像素的下方，包含一第3A子像素及第3B子像素，所述第3A子像素包含一第3A晶体管，所述第3A晶体管包含一第3A栅极、一第3A源极以及一第3A漏极，所述第3B子像素包含一第3B晶体管，所述第3B晶体管包含一第3B栅极、一第3B源极以及一第3B漏极，其中所述第3A子像素沿着所述行方向设置于所述第3B子像素的右侧，所述第3A源极耦合至所述第二数据线，所述第3A栅极耦合至所述第三栅极线，所述第3A漏极与所述第3B源极耦合，所述第3B栅极耦合至所述第二栅极线；以及一第四像素，沿着所述行方向设置于所述第三像素的左侧及沿着所述列方向设置于所述第二像素的下方，包含一第4A子像素以及一第4B子像素，所述第4A子像素包含一第4A晶体管，所述第4A晶体管包含一第4A栅极、一第4A源极以及一第4A漏极，所述第4B子像素包含一第4B晶体管，所述第4B晶体管包含一第4B栅极、一第4B源极以及一第4B漏极，其中所述第4A子像素沿着所述行方向设置于所述第4B子像素的左侧，所述第4A源极耦合至所述第三数据线，所述第4A栅极耦合至所述第三栅极线，所述第4A漏极与所述第4B源极耦合，所述第4B栅极耦合至所述第二栅极线。