[发明专利]抑制总线串扰的自适应时间编解码装置及其编解码方法

摘要

本发明公开了一种抑制总线串扰的自适应时间编解码装置及其编解码方法，主要解决现有时间总线编码方法的数据传送效率低和总线功耗较大的问题。其编码过程是：(1)对总线待传送数据是否会引起最坏情况串扰进行判断，并生成标志信号；(2)根据标志信号状态，将无最坏情况串扰的数据直接传送，将有最坏情况串扰的数据仅传送其奇数位数据；(3)根据该标志信号指示下一周期的输入状态。本发明彻底消除了最坏情况串扰，具有数据传送效率高和总线功耗较低的优点，可用于超大规模集成电路的设计。

主权项

一种抑制总线串扰的自适应时间编码装置，包括：状态解析模块(11)，用于判断当前总线上输出数据out与待传送数据in是否存在最坏情况串扰，如果有，则标志信号state置“1”，否则置“0”；数据传送模块(12)，用于根据标志信号state，决定总线待传送数据的传送方式，若标志信号state为“0”，则输出信号next_out直接输出待传送数据；若标志信号state为“1”，则将输出信号next_out的奇数位数据置为待传送数据的奇数位数据，而偶数位数据保持不变，同时将标志信号state置为“0”；第一寄存器R1，用于寄存标志信号state，并将输出接至解码器数据选择模块(21)的数据选择端flag；第二寄存器R2，用于寄存数据传送模块(12)输出信号next_out，并将输出接至总线，同时反馈到状态解析模块(11)的输入端。