[发明专利]一种基于CCNUMA多处理器架构下的多结点初始化同步方法无效
申请号: | 201010153819.3 | 申请日: | 2010-04-23 |
公开(公告)号: | CN101833537A | 公开(公告)日: | 2010-09-15 |
发明(设计)人: | 杨东奇;王鑫;王英明;乔英良;黄家明 | 申请(专利权)人: | 浪潮电子信息产业股份有限公司 |
主分类号: | G06F15/80 | 分类号: | G06F15/80;G06F15/163 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 250014 山*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种基于CCNUMA多处理器架构下的多结点初始化同步方法,包括:状态机系统,处理器间信息通信机制和系统同步机制,状态机系统描述当前处理器状态,处理器间信息通信机制保证当前各处理器之间正常通信,系统同步机制保证系统中Master处理器与Slave处理器之间初始化的同步进行,对于CCNUMA多处理器架构下的多处理器系统初始化过程,是CCNUMA多处理器架构的本地资源都围绕在本地处理器周围,多处理器通过竞争算法,竞争出一个Master,其它处理器则进入Slave,一个Master处理器通过分发命令控制多个Slave处理器,Master处理器仅发送命令和等待数据,Slave处理器自动对自身行为进行约束与控制,并将数据返回给Master处理器,实现CCNUMA多处理器架构下Slave处理器使用状态机进行与Master多处理器初始化同步。 | ||
搜索关键词: | 一种 基于 ccnuma 处理器 架构 结点 初始化 同步 方法 | ||
【主权项】:
一种基于CCNUMA多处理器架构下的多结点初始化同步方法,其特征在于,包括:状态机系统,处理器间信息通信机制和系统同步机制,状态机系统描述当前处理器状态,处理器间信息通信机制保证当前各处理器之间正常通信,系统同步机制保证系统中Master处理器与Slave处理器之间初始化的同步进行,对于CCNUMA多处理器架构下的多处理器系统初始化过程,是CCNUMA多处理器架构的本地资源都围绕在本地处理器周围,多处理器通过竞争算法,竞争出一个Master,其它处理器则进入Slave,一个Master处理器通过分发命令控制多个Slave处理器,Master处理器仅发送命令和等待数据,Slave处理器自动对自身行为进行约束与控制,并将数据返回给Master处理器,实现CCNUMA多处理器架构下Slave处理器使用状态机进行与Master多处理器初始化同步,其中,状态机系统的状态包括以下内容:Wait状态:等待Master处理器Quest,有Quest,返回ACK,进入Ready;Ready状态:在反馈Master处理器ACK后,进入Ready状态,等待Master处理器发送指令;Lock状态:Master处理器发送Lock指令,打开一条Command Channel,并将Master处理器的Id写入Slave处理器,Slave处理器进入Lock,从而建立一对一的稳定联系;Doing状态:Master处理器发送Do指令及参数后,Slave处理器进入Doing状态,进行Do指令的相应流程,在执行完毕后,自动进入Done状态。Done状态:Master处理器发送Unlock,Slave处理器进入Unlocked状态,若Master处理器继续发送Do指令,则再次进入Doing状态;Unlocked状态:Master处理器发送Unlock,Slave处理器进入Unlocked状态,清除Master处理器的Id,关闭与Master处理器的一对一稳定联系;Closed状态:Master处理器发送Close命令,Master处理器关闭与Slave处理器之间的Command Channel;处理器间信息通信机制:使用Command Channel进行通讯,由Master处理器对命令通道进行相应顺序访问实现多处理器之间通讯,此机制根据实际需要进行任意选择;系统同步机制:在CCNUMA架构下的多处理器初始化过程中,Master处理器通过处理器间信息通信发送命令到各Slave处理器中,Slave处理器执行Master处理器的指令并返回相应的数据信息,具体步骤如下:首先,Slave处理器在需要同步时,自动进入Wait状态,等待Master处理器发送Quest;在Master处理器需要同步某Slave处理器或有命令需要某Slave处理器执行时,则根据处理器标识Quest该Slave处理器的状态,该Slave处理器接收到Quest命令,返回ACK,证明该Slave处理器有响应,继续进行操作;Master使用一条空闲的Command Channel处理器发送Lock,将Master自身的标识写到Slave处理器,此时Master处理器与Slave处理器就建立了一条唯一通路;Master处理器发送命令Do,Slave根据Do命令的内容及参数,进行相应的操作,包括初始化内存,传输处理器信息;Do指令执行完毕,Slave处理器进入Done状态,若Master处理器仍需要执行其它指令,则再次发送Do命令;Master处理器在所有Do指令结束后,发送Unlock指令,Slave处理器认定所有交易已结束,销毁所有与Master处理器有关的上下文;Master处理器在发送完毕Unlock之后,发送Close指令,Slave处理器进入Closed状态,Master处理器销毁使用的Command Channel,释放系统资源。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010153819.3/,转载请声明来源钻瓜专利网。
- 上一篇:智能个性化旅游路线设计系统
- 下一篇:一种单板节能装置、方法及单板