[发明专利]一种节点互连系统链路检测电路的设计与FPGA实现方法有效
申请号: | 201010155162.4 | 申请日: | 2010-04-26 |
公开(公告)号: | CN101833491A | 公开(公告)日: | 2010-09-15 |
发明(设计)人: | 王恩东;胡雷钧;李仁刚;秦济龙 | 申请(专利权)人: | 浪潮电子信息产业股份有限公司 |
主分类号: | G06F11/16 | 分类号: | G06F11/16 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 250014 山*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种节点互连系统链路检测电路的设计与FPGA实现方法,充分考虑互联CPU的结构对传输链路物理特性的影响,采用模拟电路实现的方法,配置链路传输的电压摆幅特性,实现互联CPU传输链路的检测,实现过程中设计原理以及结构实现包括:发送端检测电路的原理实现,接收端检测电路的原理实现,检测电路原理仿真验证,检测电路FPGA实现,检测电路FPGA调试和FPGA平台硬件链路故障设置调试。 | ||
搜索关键词: | 一种 节点 互连 系统 检测 电路 设计 fpga 实现 方法 | ||
【主权项】:
一种节点互连系统链路检测电路的设计与FPGA实现方法,其特征在于,其中:充分考虑互联CPU的结构对传输链路物理特性的影响,采用模拟电路实现的方法,配置链路传输的电压摆幅特性,实现互联CPU传输链路的检测,实现过程中设计原理以及结构实现包括:发送端检测电路的原理实现,接收端检测电路的原理实现,检测电路原理仿真验证,检测电路FPGA实现,检测电路FPGA调试和FPGA平台硬件链路故障设置调试,具体步骤如下:发送端检测电路的原理实现,采用隔置电容阻止发送端上拉电阻对链路电压摆幅的影响,当传输链路上置高电平或者被接收端拉低为低电平时,发送端的上拉电阻不会对链路电压摆幅产生影响;接收端检测电路的原理实现,采用Xilinx RocketIO模块的下拉特性,通过配置RocketIO可编程电阻参数,实现链路的电平拉低检测;检测电路原理仿真验证,采用软模型,通过仿真验证检测电路实现原理的正确性;检测电路FPGA实现,是将发送端以及接收端检测电路完成FPGA实现,基于Xilinx Virtex-5系列FPGA芯片以及其它IO模块实现检测电路的FPGA实现;检测电路FPGA调试是根据模型CPU的结构特征,配置链路特性,调试检测电路FPGA系统,达到符合设计目的的要求;FPGA平台硬件链路故障设置调试是在链路检测电路FPGA实现的基础上,通过设置链路故障,调试检测电路动态检测故障并且通过冗余设计修复故障的特性。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010155162.4/,转载请声明来源钻瓜专利网。