[发明专利]一种9B/10B编解码器及其实现方法有效
| 申请号： | 201010160763.4 | 申请日： | 2010-04-26 |
| 公开（公告）号： | CN101847997A | 公开（公告）日： | 2010-09-29 |
| 发明（设计）人： | 魏刚;郭巍 | 申请（专利权）人： | 瑞斯康达科技发展股份有限公司 |
| 主分类号： | H03M7/14 | 分类号： | H03M7/14 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 谢安昆;宋志强 |
| 地址： | 100085 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种9B/10B编码器，所述编码器中，待编码数据包括特殊字符和普通数据，而普通数据又可以分为可以简单变换以及不可简单变换两类，对于可以简单变换的普通数据，通过主编码器在9B数据的最左侧附加1位0来实现；采用查找表的方式实现不可简单变换的普通数据以及特殊字符的编码。本发明还公开了基于相同构思的9B/10B解码器。相比较于现有技术中通过逻辑表达式实现9B/10B编解码，本发明的实现过程更为简洁，并易于被开发人员理解；本发明的编解码极性计算器和线路极性计算器相比较于现有技术中大量使用加法器和减法器的实现方案来说，更适合在低成本的FPGA中实现。 | ||
| 搜索关键词： | 一种 10 编解码器 及其 实现 方法 | ||
【主权项】：
一种9B/10B编码器，其特征在于，包括第1级处理模块(301)，第2级处理模块(302)和第3级处理模块(303)；所述第1级处理模块(301)用于在输入的9B数据的最左边附加1位“0”后构成的10B数据，并计算所述10B数据的数据极性；将所述数据极性以及输入的9B数据原样输出至第2级处理模块(302)；所述第2级处理模块(302)预先设置了针对不同数据类别的编码方式，采用每一种预置的编码方式将所述9B数据分别转换为10B数据，并将每一种预置编码方式得到的10B数据均输出至第3级处理模块(303)；第2级处理模块(302)还根据来自第1级处理模块(301)的数据极性，生成与预置的编码方式对应的有效标志，并将所述有效标志输出至第3级处理模块(303)；所述第3级处理模块(303)用于根据接收的有效标志，选择接收与所述有效标志对应的预置的编码方式得到的10B数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞斯康达科技发展股份有限公司，未经瑞斯康达科技发展股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010160763.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种酚类化合物及用途
- 下一篇：电缆热补器
