[发明专利]一种双接口雷达数据记录仪

摘要

本发明一种双接口雷达数据记录仪，它是由DSP主控模块、FPGA接口控制模块、ADC数据采集模块、SDRAM数据缓存单元、网络接口芯片、固态IDE硬盘和电源芯片组成。它们之间的连接关系是：SDRAM数据缓存单元与DSP主控模块相连，用于数据缓存；DSP主控模块和ADC数据采集模块均与FPGA接口控制模块通过总线相连，进行数据交换；FPGA接口控制模块控制固态IDE硬盘和网络接口芯片完成数据记录；电源芯片负责提供整个系统工作所需的电压。本记录仪系统集成在一片PCB上，双接口功能均通过一片DSP和一片FPGA编程实现，减少了专用芯片的使用，节省PCB面积并减轻系统重量，且具有使用灵活，易于修改的优点。它在通信控制技术领域里具有实用价值和广阔地应用前景。

主权项

一种双接口雷达数据记录仪，其特征在于：它是由DSP主控模块、FPGA接口控制模块、ADC数据采集模块、SDRAM数据缓存单元、网络接口芯片、固态IDE硬盘和电源芯片组成；它们之间的连接关系是：SDRAM数据缓存单元与DSP主控模块相连，用于数据缓存；DSP主控模块和ADC数据采集模块均与FPGA接口控制模块通过总线相连，进行数据交换；FPGA接口控制模块控制固态IDE硬盘和网络接口芯片完成数据记录；电源芯片负责提供整个系统工作所需的电压；所述DSP主控模块是高端处理器TS201S，它采用模块化设计，每个模块单独完成各自的功能，它包括数据缓存模块、FAT32文件格式生成模块和FPGA通信模块；它们之间的连接关系是：数据缓存模块、FAT32文件格式生成模块分别与FPGA通信模块通过数据总线、地址总线和控制总线相连，数据缓存模块将原始数据和FAT32文件格式数据一起传给FPGA通信模块；该数据缓存模块内部开辟出一块内存区域RXRAM即接收随机存取存储器，与FPGA接口控制模块生成的FIFO即先进先出存储器通过数据总线、控制总线相连，把雷达原始数据从FIFO读取到RXRAM内，完成原始数据的采集和打包；由于高端处理器TS201S具有SDRAM控制器，因此该数据缓存模块与SDRAM数据缓存单元通过数据总线、地址总线和控制总线直接相连，把打包后的原始数据缓存到SDRAM数据缓存单元，并在缓存一定帧数的数据后，数据缓存模块将其一起读回DSP主控模块的内存中，并传递给FPGA通信模块；该FAT32文件格式生成模块的结构由中断和查询寄存器组成，首先查询判断硬盘是否需要建立新文件，如果需要建立新文件，那么本模块就需要先创建一个硬盘需要的FDT表，用来管理硬盘中的文件名；对于硬盘保存的文件，它们的文件名都在FDT这个表中记载；DSP主控模块查询FDT表是否已经建立，如果建立，那么说明新文件开始创建了，本模块还需要建立一个管理每个文件里面数据的簇链，即FAT文件分配表，当硬盘连接PC时，操作系统就可以认出硬盘中的文件；该FPGA通信模块主要由DMA控制器构成，雷达原始数据采样完成并缓存后存储在DSP主控模块内存中后，该数据通过DMA即直接内存访问方式传递到FPGA接口控制模块生成的FIFO中，写给固态IDE硬盘、网络接口芯片DM9000A；DSP主控模块和FPGA接口控制模块之间约定了一些标志位，用来传递命令和反映系统当前工作状态；所述FPGA接口控制模块负责完成系统接口控制功能，控制ADC数据采集模块进行采样，接收DSP主控模块传递的原始数据，实现固态IDE硬盘接口时序逻辑，实现网络接口芯片DM9000A接口时序逻辑；其结构形式是：它由DSP配置模块、控制ADC进行雷达原始数据采样的ADC控制模块、用来控制硬盘时序逻辑的固态IDE硬盘接口控制模块和用来控制网络接口芯片DM9000A的控制模块组成；它们之间的连接关系是：DSP配置模块在上电后对DSP进行配置，ADC控制模块负责生成ADC工作所需的时序逻辑，ADC控制模块与固态IDE硬盘接口控制模块和网络接口芯片控制模块均相连，可自主切换两种数据接口；该DSP配置模块由组合逻辑电路构成，系统上电后，FPGA接口控制模块将DSP主控模块对应管脚进行配置，同时将DSP主控模块输出时钟作为本地时钟，全局按此频率来运行，FPGA接口控制模块对DSP主控模块进行配置使DSP能进入仿真环境，实现JTAG即联合测试行为组织在线调试；该ADC控制模块由时序逻辑构成，其模数转换器件是AD9430，它搭建出工作所需时序逻辑；AD9430具有双路输出功能，即输出按照第“N，N+2，N+4，...”和第“N+1，N+3，N+5...”采样点分为两路，AD9430提供输出同步时钟，在同步时钟的上升沿将两路采样数据输出到管脚，并将数据存入FPGA接口控制模块生成的FIFO中，由DSP主控模块读走；该固态IDE硬盘接口控制模块由有限状态机构成，通过读写固态IDE硬盘的寄存器组完成硬盘初始化、PIO4工作模式建立和数据传输过程；固态IDE硬盘具有PIO和DMA两类工作模式，PIO工作模式通过I/O端口指令进行数据读写，记录仪选择PIO模式中速度最快的PIO4模式，兼顾传输速度和系统稳定性；本模块生成了两个FIFO，分别用来保存写入即FIFOW和读出即FIFOR的硬盘数据，避免了读写操作冲突，提高系统稳定；此外，数据线逻辑控制负责切换固态IDE硬盘的数据总线连接寄存器还是FIFO；IDE状态单元用来反映硬盘当前是否可读/写状态，配合DSP主控模块进行硬盘读写操作；读写状态反映最近一次硬盘读写是否正常；地址线逻辑控制配合不同的寄存器生成不同的地址，将配置读写硬盘的参数发送给硬盘；IDE读写控制负责管理和生成固态IDE硬盘的读写信号；该网络接口芯片控制模块同样由有限状态机构成，记录仪的网线接口只用来输出原始数据，不需要接收外界信息，因此FPGA接口控制模块只需根据DM9000A状态控制发数，只生成一个用来保存发送数据的FIFO即可—写入即FIFOW；网卡状态寄存器用来反映当前是否可发送数据；网卡寄存器控制单元用来读写DM9000A的寄存器组，完成网卡初始化、唤醒PHY、建立系统IP、配置地址和发送命令操作；在对硬盘操作的过程中，DSP主控模块需要不断读取硬盘的参数，用来判断下次写入的LBA地址以及下一个文件的建立，读写硬盘的数据分别放在FPGA接口控制模块生成的2个FIFO中，一个用来保存从硬盘读出的数据即FIFOR，另一个用来保存需写入硬盘的数据即FIFOW，两个FIFO对应的固态IDE硬盘端数据宽度均为16位，另一端均为32位；这点出于16位的固态IDE硬盘数据接口和32位的TS201S数据宽度接口考虑，通过RJ45网线接口传输数据时，FPGA只需根据DM9000A状态控制进行发数，只生成一个用来保存发送数据的FIFO即可—写入即FIFOW，位宽同样为32位入16位出；所述ADC数据采集模块是AD9430，它提供两种数据输出接口模式，即双端口3.3VCMOS输出和LVDS输出；在CMOS模式下，每个通道的数据通过率为105MSPS，且有交替数据输出和并行数据输出两种方式；在LVDS模式下，数据通过率为210MSPS，可与带有LVDS接收器的FPGA芯片进行直接接口；该模块负责完成雷达原始波形信号的模数转换；所述SDRAM数据缓存单元是同步动态内存Synchronous DRAM，它与系统总线同步工作，避免了在系统总线对异步DRAM进行操作时同步所需的额外等待时间，可加快数据的传输速度；该单元负责将采集到的雷达信号原始数据缓存起来，然后再通过DSP主控模块将数据传递给FPGA接口控制模块，由FPGA接口控制模块控制接口时序逻辑，将数据存储到固态IDE硬盘中或通过RJ45网线传出；所述网络接口芯片是DM9000A，它带通用处理器接口，支持8/16位数据总线模式，16KB非易失性FLASH存储器，采用48脚TQFP封装；该DM9000A芯片实现以太网媒体介质访问层即MAC和物理层即PHY的功能，包括MAC数据帧的组装/拆分与收发、地址识别、CRC编码/校验、MLT-3编码器、接收噪声抑制、输出脉冲成形、超时重传、链路完整性测试和信号极性检测与纠正；所述固态IDE硬盘的结构是由闪存颗粒，磁盘主控芯片、PCB总线连接接口构成；该固态IDE硬盘通过寄存器访问进行读写操作，负责完成雷达原始数据的存储；所述电源芯片是TPS54610芯片，可提供-0.6～10V的输出电压；记录仪用到四种电压：1.05V、1.5V、2.5V和3.3V；1.05V为DSP主控模块ADSP-TS201S的内核供电电压，1.5V为FPGA接口控制模块的内核供电电压以及SDRAM数据缓存单元供电电压，2.5V为TS201S的I/O供电电压，3.3V为FPGA接口控制模块的I/O供电电压以及其它芯片的供电电压；硬件电源层分布中，1.05V和3.3V共用一个电源层，1.5V、2.5V分别为单独的电源层。