[发明专利]三阶四比特误差反馈型增量总和调制器硬件模型

摘要

本发明公开了一种三阶四比特误差反馈型增量总和调制器硬件模型，该模型主要由三个26位全加器，一个23位全加器，一个4位D触发器，两个22位D触发器，一个26位D触发器，一个24位反相器构成。通过对输入数据相加、延迟、反相操作，得到输出数据；输出数据是在-3到+3范围内的随机数，其平均值与输入等效小数相等。本发明结构简单，通用性强，22位位宽输入，4位位宽输出，可满足各种小数分频频率综合器需要。

主权项

一种三阶四比特误差反馈型增量总和调制器硬件模型，其特征在于：该模型包括第一26位全加器（U1）、第二26位全加器（U2）、第一低电平复位上升沿采样的22位D触发器（U3）、低电平复位上升沿采样的4位D触发器（U4）、第二低电平复位上升沿采样的22位D触发器（U5）、23位全加器（U6）、24位反相器（U7）、第三26位全加器（U8）及低电平复位上升沿采样的26位D触发器（U9），Data_in[21:0]端的输入数据为22位二进制无符号数，由外部控制器根据应用需要给出，Reset端为D触发器复位逻辑控制信号，低电平有效，Ck端为D触发器时钟信号，频率根据应用需要确定；所述第一26位全加器（U1）有两个输入端，一端与输入端Data_in[21:0]相连，高四位符号扩展为0,0,0,0,另一端与低电平复位上升沿采样的26位D触发器（U9）输出端相连；所述第二26位全加器（U2）有两个输入端，一端与第一26位全加器（U1）的输出端相连，另一端与23位全加器（U6）的输出端相连，高两位符号宽展为0,0；所述第一低电平复位上升沿采样的22位D触发器（U3）输入端与第二26位全加器（U2）的[21:0]位相连，输出端与第二低电平复位上升沿采样的22位D触发器（U5）的输入端相连；所述23位全加器（U6）有两个输入端，一端与第一低电平复位上升沿采样的22位D触发器（U3）输出端数据左移1位，低位补0，相连，另一端与第一低电平复位上升沿采样的22位D触发器（U3）输出端数据右移1位，高位补0，相连；所述24位反相器（U7）输入与23位全加器（U6）输出相连；所述第三26位全加器（U8）有两个输入端，一端与24位反相器（U7）输出端相连，最高两位符号扩展1，1，另一端与第二低电平复位上升沿采样的22位D触发器（U5）输出相连，高四位符号扩展0，0,0,0；所述低电平复位上升沿采样的26位D触发器（U9）的输入与第三26位全加器（U8）的输出相连；所述低电平复位上升沿采样的4位D触发器（U4）的输入连接第二26位全加器（U2）输出的[25:22],输出为Data_out[3:0]即为调节器的输出。