[发明专利]互补折叠式射频CMOS正交下混频器

摘要

本发明公开了一种互补折叠式射频CMOS正交下混频器，属于集成电路设计及信号处理的技术领域。在传统吉尔伯特混频器的基础上，采用电容耦合的折叠结构，为直流偏置增加自由度；改进跨导级结构，通过电流复用提高有效跨导，使整个混频器在较低电源电压下，仍然保持较高的增益和线性度。其优点为：混频器在较低功耗下实现较高性能。本发明适用于支持WLAN 802.11b/g标准的无线接收模块中，它能显著提高系统的灵敏度和动态范围。

主权项

一种互补折叠式射频CMOS正交下混频器，其特征在于该混频器包括电源正端(VDD)、电源负端(GND)、差分正相射频信号输入端口(Vin+)、差分负相射频信号输入端口(Vin-)、第一偏置电压输入端口(VBias1)、第二偏置电压输入端口(VBias2)、第三偏置电压输入端口(VBias3)、第四偏置电压输入端口(VBias4)、0相位本地振荡信号输入端口(VLO0)、90度相位本地振荡信号输入端口(VLO90)、180度相位本地振荡信号输入端口(VLO180)、270度相位本地振荡信号输入端口(VLO270)、I支路差分正相中频信号输出端口(IVOUT+)、I支路差分负相中频信号输出端口(IVOUT-)、Q支路差分正相中频信号输出端口(QVOUT+)、Q支路差分负相中频信号输出端口(QVOUT-)；该混频器还包括第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一负载电阻(RL1)、第二负载电阻(RL2)、第三负载电阻(RL3)、第四负载电阻(RL4)；第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、第六电容(C6)、I支路(I-Branch)和Q支路(Q-Branch)；其中，I支路和Q支路的结构完全相同，I支路含有第一本地振荡信号输入端口(VLOA)、第二本地振荡信号输入端口(VLOB)、第一开关级偏置电流输入端口(SWA)、第二开关级偏置电流输入端口(SWB)、第一偏置电压输入端口(VB1)、第二偏置电压输入端口(VB2)、差分正相输出端口(VOUT+)、差分负相输出端口(VOUT-)；所述第一MOS管(M1)和第二MOS管(M2)为NMOS管，第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)是PMOS管；I支路的第一开关级偏置电流输入端口(SWA)和Q支路的第一开关级偏置电流输入端口(SWA)相连，接第五MOS管(M5)的漏极；I支路的第二开关级偏置电流输入端口(SWB)和Q支路的第二开关级偏置电流输入端口(SWB)相连，接第六MOS管(M6)的漏极；第MOS管(M5)的栅极和第六MOS管(M6)的栅极都接第二偏置电压输入端口(VBias2)；第MOS管(M5)的源极和第六MOS管(M6)的源极都接电源正端(VDD)；I支路的第一偏置电压输入端口(VB1)和Q支路的第一偏置电压输入端口(VB1)都接第三偏置电压输入端口(VBias3)；I支路的第二偏置电压输入端口(VB2)和Q支路的第二偏置电压输入端口(VB2)都接第四偏置电压输入端口(VBias4)；I支路的差分正相输出端(VOUT+)接I支路差分正相中频信号输出端口(IVOUT+)，I支路的差分负相输出端口(VOUT-)接I支路差分负相中频信号输出端(IVOUT-)；Q支路的差分正相输出端(VOUT+)接Q支路差分正相中频信号输出端口(QVOUT+)，Q支路的差分负相输出端口(VOUT-)接Q支路差分负相中频信号输出端口(QVOUT-)；I支路差分正相中频信号输出端口(IVOUT+)、I支路差分负相中频信号输出端口(IVOUT-)、Q支路差分正相中频信号输出端口(QVOUT+)、Q支路差分负相中频信号输出端口(QVOUT-)分别接第一负载电阻(RL1)、第二负载电阻(RL2)、第三负载电阻(RL3)、第四负载电阻(RL4)的一端；第一负载电阻(RL1)、第二负载电阻(RL2)、第三负载电阻(RL3)、第四负载电阻(RL4)的另一端都接电源负端(GND)；I支路的第一本地振荡信号输入端(VLOA)连接0相位本地振荡信号输入端口(VLO0)，I支路的第二本地振荡信号输入端(VLOB)连接180度相位本地振荡信号输入端口(VLO180)；Q支路的第一本地振荡信号输入端(VLOA)连接90度相位本地振荡信号输入端口(VLO90)，Q支路的第二本地振荡信号输入端口(VLOB)连接270度相位本地振荡信号输入端口(VLO270)；第一MOS管(M1)的源极和第二MOS管(M2)的源极都接电源负端(GND)；第一电阻(R1)的一端和第一电容(C1)的一端相接，连接第一MOS管(M1)的栅极；第一电阻(R1)的另一端接第一偏置电压输入端口(VBias1)，第一电容(C1)的另一端接差分正相射频信号输入端口(Vin+)；第二电阻(R2)的一端和第二电容(C2)的一端相接，连接第二MOS管(M2)的栅极；第二电阻(R2)的另一端接第一偏置电压输入端口(VBias1)，第二电容(C2)的另一端接差分负相射频信号输入端口(Vin-)；第三MOS管(M3)的源级和第四MOS管(M4)的源极相连，接电源正端(VDD)；第三电阻(R3)的一端和第三电容(C3)的一端相接，连接第三MOS管(M3)的栅极；第三电阻(R3)的另一端接第三MOS管(M3)的漏极，第三电容(C3)的另一端接差分正相射频信号输入端口(Vin+)；第四电阻(R4)的一端和第四电容(C4)的一端相接，连接第四MOS管(M4)的栅极；第四电阻(R4)的另一端接第四MOS管(M4)的漏极，第四电容(C4)的另一端接差分负相射频信号输入端口(Vin-)；第一MOS管(M1)的漏极与第三MOS管(M3)的漏极相连，接第五电容(C5)的一端；第五电容(C5)的另一端接I、Q支路的第一开关级偏置电流输入端口(SWA)；第二MOS管(M2)的漏极与第四MOS管(M4)的漏极相连，接第六电容(C6)的一端；第六电容(C6)的另一端接I、Q支路的第二开关级偏置电流输入端(SWB)。2、根据权利要求1所述的混频器，其特征在于所述I、Q支路各包括第五电阻(R5)、第六电阻(R6)、第七电容(C7)、第八电容(C8)、第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)、第十一MOS管(M11)、第十二MOS管(M12)，支路中所有MOS管均为PMOS管；第八MOS管(M8)的源极和第九MOS管(M9)的源极分别连接到第一开关级偏置电流输入端口(SWA)和第二开关级偏置电流输入端口(SWB)；第五电阻(R5)的一端和第七电容(C7)的一端相接，连接第八MOS管(M8)的栅极和第九MOS管(M9)的栅极；第七电容(C7)的另一端接第一本地振荡信号输入端(VLOA)，第五电阻(R5)的另一端接第一偏置电压输入端(VB1)；第七MOS管(M7)的源极和第十MOS管(M10)的源极分别连接到第一开关级偏置电流输入端口(SWA)和第二开关级偏置电流输入端口(SWB)；第六电阻(R6)的一端和第八电容(C8)的一端相接，连接第七MOS管(M7)的栅极和第十MOS管(M10)的栅极；第八电容(C8)的另一端接第二本地振荡信号输入端口(VLOB)，第六电阻(R6)的另一端接第一偏置电压输入端口(VB1)；第七MOS管(M7)的漏极和第九MOS管(M9)的漏极相连，接到差分正相输出端口(VOUT+)；第八MOS管(M8)的漏极和第十MOS管(M10)的漏极相连，接到差分负相输出端口(VOUT-)；第十一MOS管(M11)的栅极和第十二MOS管(M12)的栅极都接第二偏置电压输入端口(VB2)；第十一MOS管(M11)的漏极和第十二MOS管(M12)的漏极都接电源负端(GND)；第十一MOS管(M11)的源极接第一开关级偏置电流输入端口(SWA)；第十二MOS管(M12)的源极接第二开关级偏置电流输入端口(SWB)。