[发明专利]沟槽型VMOS晶体管制作方法无效
| 申请号： | 201010192843.8 | 申请日： | 2010-05-26 |
| 公开（公告）号： | CN102263031A | 公开（公告）日： | 2011-11-30 |
| 发明（设计）人： | 叶康;彭树根;李乐 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/768 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种沟槽型VMOS晶体管制作方法，包括：提供形成有外延层的半导体衬底，所述外延层内具有沟槽，所述沟槽内形成有栅极，位于所述栅极两侧的外延层内形成有源极；在所述外延层上方形成覆盖栅极的层间介质层，所述层间介质层和外延层内形成有接触孔，所述接触孔与源极相邻；在层间介质层上形成金属互连层，且所述金属互连层填充满接触孔；在所述形成金属互连层之前，包括步骤：利用化学气相沉积的方法在所述层间介质层、接触孔的侧壁及底部形成第一金属层；利用物理气相沉积的方法在所述第一金属层上形成第二金属层，所述第二金属层与第一金属层构成所述阻挡金属层。所述方法有效阻挡了金属铝进入外延层内，消除了铝穿刺的缺陷。 | ||
| 搜索关键词： | 沟槽 vmos 晶体管 制作方法 | ||
【主权项】：
一种沟槽型VMOS晶体管制作方法，所述方法包括：提供形成有外延层的半导体衬底，所述外延层内具有沟槽，所述沟槽内形成有栅极，位于所述栅极两侧的外延层内形成有源极；在所述外延层上方形成覆盖栅极的层间介质层，所述层间介质层和外延层内形成有接触孔，所述接触孔与源极相邻；在层间介质层上形成金属互连层，且所述金属互连层填充满接触孔；其特征在于，在所述形成金属互连层之前，包括步骤：利用化学气相沉积的方法在所述层间介质层、接触孔的侧壁及底部形成第一金属层；利用物理气相沉积的方法在所述第一金属层上形成第二金属层，所述第二金属层与第一金属层构成所述阻挡金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010192843.8/，转载请声明来源钻瓜专利网。
- 上一篇：光学装置和投影装置
- 下一篇：一种SNS网络中好友推荐系统和方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
