[发明专利]一种采用电流相减技术的带隙基准电路

摘要

本发明公开了一种采用电流相减技术的带隙基准电路，以“电流相减”技术实现温度补偿，包括两个负温度系数(CTAT，Complementary To Absolute Temperature)的电流产生电路和一个电流相减电路。其中负温度系数电流产生电路各由两个PMOS管、一个放大器(OPA)、一个电阻、一个三极管构成。电流相减电路由两个PMOS管、两个NMOS管、一个电阻构成。本发明电路通过两个CTAT电流产生电路的“电流相减”，获得了比较稳定的带隙基准，具有温度系数低，所需电源电压低(可小于1V)等优点。

主权项

一种采用电流相减技术的带隙基准电路，包括两个负温度系数电流产生电路和电流相减电路；其特征在于，两个负温度系数电流产生电路，位于带隙基准电路的左、右边，中间为电流相减电路；其中：负温度系数电流产生电路包括两个PMOS管、一个运算放大器(OPA)、一个电阻和一个三极管；第一PMOS管(PM1a)和第PMOS管(PM1b)的源极分别接电源(VDD)，第一PMOS管(PM1a)的栅极分别接第PMOS管(PM1b)的栅极和第一运算放大器(OPA1)的输出极；第一PMOS管(PM1a)的漏极分别接第一PNP三极管(Q1)的发射极和第一运算放大器(OPA1)的正输入端；第PMOS管(PM1b)的漏极接第一电阻(R1)的一端和第一运算放大器(OPA1)的负输入端；第一电阻(R1)的另一端，第一PNP三极管(Q1)的集电极和基极接地；电流相减电路包括两个PMOS管、两个NMOS管和一个电阻；第五PMOS管(PM1c)和第六PMOS管(PM2c)的源极接电源(VDD)，第五PMOS管(PM1c)的栅极接第一PMOS管(PM1a)的栅极，第六PMOS管(PM2c)的栅极接第三PMOS管(PM2a)的栅极；第五PMOS管(PM1c)的漏极接第三电阻(Rref)的一端和第一NMOS管(NMa)的漏极，第六PMOS管(PM2c)的漏极接第NMOS管(NMb)的漏极、第二NMOS(NMb)的栅极和第一NMOS管(NMa)的栅极；第三电阻(Rref)的另一端分别与第一NMOS管(NMa)的源极，第NMOS管(NMb)的源极连接，并接地。