[发明专利]集成电路并行测试方法、装置和系统

摘要

一种集成电路测试方法、装置和系统，在共用基底上包含有复数个被测单元和复数个被测单元运行结果比较装置，不同被测单元执行同一输入激励，各自产生运行结果，运行结果由相应运行结果比较装置比较，产生比较特征，根据特征检测出失效被测单元。本发明能降低测试成本，缩短形成规模量产时间，降低漏测率。

主权项

一种用于测试在晶圆(wafer)上多个功能相同晶粒(die)的装置，每个晶粒包括一个功能单元，所述测试装置包括一个测试辅助电路，包括：设置在晶圆上的输入电路，该输入电路通过每个功能单元的接入点与每个功能单元相连接，用于向每个功能单元输入测试激励，所述功能单元按照测试激励执行预定功能，并产生执行结果；设置在晶圆上的多个判断电路，每个判断线路和被测功能单元(DUT，device under test)连接，用于判断被测功能单元的执行结果是否正确；设置在晶圆上的输出电路，输出电路和所有判断电路相连，用于输出所有判断电路的判断结果；所述判断结果用于决定每个被测功能单元是正常单元或失效单元。