[发明专利]栅极沟槽以及半导体器件的制造方法无效
| 申请号： | 201010261546.4 | 申请日： | 2010-08-24 |
| 公开（公告）号： | CN102376576A | 公开（公告）日： | 2012-03-14 |
| 发明（设计）人： | 韩秋华;黄敬勇;鲍俊波;张翼英 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 20120*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种栅极沟槽和半导体器件的制造方法，所述栅极沟槽的制造方法包括：在半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；刻蚀非掺杂多晶硅层和掺杂多晶硅层，形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于图案化非掺杂多晶硅层的截面宽度；在图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；去除图案化非掺杂多晶硅层和图案化掺杂多晶硅层，形成栅极沟槽。本发明使形成的图案化掺杂多晶硅层的截面宽度小于所述非掺杂多晶硅层的截面宽度，可确保获得轮廓较佳的金属栅极。 | ||
| 搜索关键词： | 栅极 沟槽 以及 半导体器件 制造 方法 | ||
【主权项】：
一种栅极沟槽的制造方法，包括：在半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；刻蚀所述非掺杂多晶硅层和掺杂多晶硅层，形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于所述图案化非掺杂多晶硅层的截面宽度；在所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层，形成栅极沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010261546.4/，转载请声明来源钻瓜专利网。
- 上一篇：工程机械及其转向系统
- 下一篇：一种消失模铸造用水基涂料
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
