[发明专利]交替排列的P型和N型半导体薄层结构的制作方法及器件无效
| 申请号： | 201010265279.8 | 申请日： | 2010-08-26 |
| 公开（公告）号： | CN102376533A | 公开（公告）日： | 2012-03-14 |
| 发明（设计）人： | 肖胜安 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/20;H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201206 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种交替排列的P型和N型半导体薄层结构的制作方法，在硅基片上，采用外延生长的方法生长交替排列的结构中横向尺寸小的半导体薄层；在所形成的半导体薄层中形成横向尺寸大的半导体薄层所需的沟槽；在所述沟槽中外延生长交替排列的结构中横向尺寸大的半导体薄层，填充所述沟槽；利用回刻或化学机械研磨进行沟槽表面平坦化，得到P型和N型交替排列的半导体薄层结构。本发明还公开了一种超级结功率NMOSFET器件，以及一种超级结功率NMOSFET器件的制作方法。本发明能使所述制作方法实现的工艺难度减小，得到更小单元尺寸的结构。 | ||
| 搜索关键词： | 交替 排列 半导体 薄层 结构 制作方法 器件 | ||
【主权项】：
一种交替排列的P型和N型半导体薄层结构的制作方法，其特征在于，包括以下步骤：步骤一、在硅基片上，采用外延生长的方法生长交替排列的结构中横向尺寸小的半导体薄层；步骤二、在步骤一所形成的半导体薄层中形成横向尺寸大的半导体薄层所需的沟槽；步骤三、在所述沟槽中外延生长交替排列的结构中横向尺寸大的半导体薄层，填充所述沟槽；步骤四、利用回刻或化学机械研磨进行沟槽表面平坦化，得到P型和N型交替排列的半导体薄层结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010265279.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种创建RAID时自动选盘的方法
- 下一篇：一种电站锅炉二次再热系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
