[发明专利]具有锗硅外延层的PMOS晶体管的制备方法无效
申请号: | 201010285809.5 | 申请日: | 2010-09-17 |
公开(公告)号: | CN102403228A | 公开(公告)日: | 2012-04-04 |
发明(设计)人: | 胡亚兰;何有丰 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 20120*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种具有锗硅外延层的PMOS晶体管的制备方法,该方法采用虚拟侧壁作为硅衬底刻蚀的掩膜,并且在刻蚀完成后,所述虚拟侧壁并未去除,继续作为源漏区扩展掺杂的掩膜,从而不需形成偏移侧壁,因而不会消耗掉锗硅膜,从而有利于保持源漏区域锗硅层与硅衬底之间的压应力,并进一步提高空穴迁移率,并且简化了工艺流程。 | ||
搜索关键词: | 具有 外延 pmos 晶体管 制备 方法 | ||
【主权项】:
一种具有锗硅外延层的PMOS晶体管的制备方法,其特征在于,该方法包括如下步骤:提供硅衬底;在所述硅衬底上形成N阱及浅沟槽隔离结构;在所述N阱上形成多晶硅栅极导电结构;在所述多晶硅栅极导电结构的顶部及侧面上形成虚拟侧壁;以所述虚拟侧壁为掩膜,对所述硅衬底进行刻蚀,以形成凹陷区域;在所述凹陷区域外延生长锗硅;以所述虚拟侧壁为掩膜,进行源漏区扩展掺杂,调节沟道长度;去除所述虚拟侧壁;在所述多晶硅栅极导电结构的侧面形成栅极侧墙;以所述栅极侧墙为掩膜,进行源漏区重掺杂离子注入,形成源区与漏区;进行高峰快速热退火处理;在所述多晶硅栅极导电结构、源区及漏区上制备金属硅化物;在所述栅极侧墙上沉积应力薄膜,对所述多晶硅栅极导电结构进行应力应变;以及金属化处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010285809.5/,转载请声明来源钻瓜专利网。
- 上一篇:防滑手套的拉毛刺方法
- 下一篇:多功能衣柜
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造