[发明专利]一种基于三模冗余技术的SET加固差分压控振荡器

摘要

本发明公开了一种基于三模冗余技术的SET加固差分压控振荡器，目的是将三模冗余技术应用到差分VCO电路，有效降低差分VCO对SET的敏感程度。本发明由三个延迟电路、两个表决电路组成；三个延迟电路和两个表决电路分别组成三个环路，两个表决电路的输出接回三个延迟电路对应的差分输入，强制三个环路的振荡相位达到一致；延迟电路由差分延迟单元链电路和两个信号整形电路组成；差分延迟单元链电路由N级差分延迟单元级联而成，第N级的差分延迟单元的OUT+连接第一信号整形电路的IN+和第二信号整形电路的IN-，第N级的差分延迟单元的OUT-连接第一信号整形电路的IN-和第二信号整形电路的IN+。本发明实现了三模冗余VCO，有效降低了VCO对SET的敏感程度。

主权项

一种基于三模冗余技术的SET加固差分压控振荡器，其特征在于由三个延迟电路即第一延迟电路、第二延迟电路、第三延迟电路，两个表决电路即第一表决电路和第二表决电路组成；第一延迟电路和第一表决电路、第二表决电路组成第一环路，第二延迟电路和第一表决电路、第二表决电路组成第二环路，第三延迟电路和第一表决电路、第二表决电路组成第三环路，三个环路中延迟电路的控制电压端Vcont均与控制电压相连，第一延迟电路、第二延迟电路、第三延迟电路的差分输入IN+均与第二表决电路的输出Z2相连，第一延迟电路、第二延迟电路、第三延迟电路的差分输入IN‑均与第一表决电路的输出Z1相连，第一延迟电路的差分输出OUT1+连接第一表决电路的输入A1，第二延迟电路的差分输出OUT2+连接第一表决电路的输入B1，第三延迟电路的差分输出OUT3+连接第一表决电路的输入C1，第一延迟电路的差分输出OUT1‑连接第二表决电路的输入A2，第二延迟电路的差分输出OUT2‑连接第二表决电路的输入B2，第三延迟电路的差分输出OUT3‑连接第二表决电路的输入C2；三个延迟电路结构一样，均由差分延迟单元链电路和第一信号整形电路、第二信号整形电路组成；其中差分延迟单元链电路由N级差分延迟单元级联而成，第一级的差分输入IN+和IN‑作为延迟电路的差分输入，第二级至第N级差分延迟单元的差分输入IN+和IN‑分别连接前一级差分延迟单元的差分输出OUT+和OUT‑，每级差分延迟单元的控制电压端Vcont与控制电压相连，第N级的差分延迟单元的差分输出OUT+连接第一信号整形电路的差分输入IN+和第二信号整形电路的差分输入IN‑，第N级的差分延迟单元的差分输出OUT‑连接第一信号整形电路的差分输入IN‑和第二信号整形电路的差分输入IN+，第一信号整形电路的输出作为延迟电路的输出OUT+，第二信号整形电路的输出作为延迟电路的输出OUT‑，N为正整数。