[发明专利]高速数字FIR滤波器及其实现方法有效
| 申请号： | 201010297187.8 | 申请日： | 2010-09-30 |
| 公开（公告）号： | CN101964644A | 公开（公告）日： | 2011-02-02 |
| 发明（设计）人： | 田进军;赵京城;洪韬;薛明华;王振荣 | 申请（专利权）人： | 北京航空航天大学 |
| 主分类号： | H03H17/02 | 分类号： | H03H17/02 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100191*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高速数字FIR滤波器，其使用M个FIR滤波器基本单元，M为大于1的整数，在M个FIR滤波器基本单元的每一个之后连接数据位宽速率变换单元，该数据位宽速率变换单元由FPGA内部集成的专用存储器模块实现，所述数据位宽速率变换单元将FIR滤波器基本单元的输出数据转换为N路同时输出，N为大于1的整数，再将M个数据位宽速率变换单元的每一个中的第i(i＝1，2，......N)路的输出数据使用加法器树相加得到N路滤波输出。以这种方式实现的FIR滤波器，可以减少FPGA中以通用逻辑资源实现的加法器树的工作频率对专用数字信号处理模块实现的FIR滤波器基本单元的工作频率的影响，即在使用FPGA现有资源的情况下，仍能使专用数字信号处理模块实现的FIR滤波器基本单元以尽可能高的工作频率工作。 | ||
| 搜索关键词： | 高速 数字 fir 滤波器 及其 实现 方法 | ||
【主权项】：
一种FPGA实现的高速数字FIR滤波器，其包括：M个FIR滤波器基本单元，其中M为大于1的整数，每个FIR滤波器基本单元包括滤波器系数输入端、数据移位输入端、数据移位输出端和滤波数据输出端，并且由FPGA内部专用数字信号处理模块实现；数据位宽速率变换单元，其连接于M个FIR滤波器基本单元的每一个之后，该数据位宽速率变换单元由FPGA中的专用存储器模块实现，所述数据位宽速率变换单元将滤波数据输出端的输出数据转换为N路同时输出，N为大于1的整数；N个加法器树，将M个数据位宽速率变换单元的每一个中的第i路的输出数据，i＝1，2，......N，使用一个加法器树相加，最终得到该高速数字FIR滤波器的N路滤波输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京航空航天大学，未经北京航空航天大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010297187.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种通过3G模组独立传输信息的USB KEY
- 下一篇：脉宽匹配滤波器
