[发明专利]半导体器件及其制造方法有效
| 申请号： | 201010502373.0 | 申请日： | 2010-09-28 |
| 公开（公告）号： | CN102214578A | 公开（公告）日： | 2011-10-12 |
| 发明（设计）人： | 金经都 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L21/283 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 顾红霞;何胜勇 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件及其制造方法，该方法包括在形成线型的有源区之后形成埋入式栅极。所述埋入式栅极包括操作栅极和非操作栅极。所述非操作栅极的栅电极层(导电材料)的高度形成为低于所述操作栅极的栅电极层的高度，从而增加了阈值电压并防止注入了离子的有源区与非操作栅极重叠。结果，防止产生栅极引发漏极漏电流(GIDL)以改善半导体器件的刷新特性。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件的制造方法，所述方法包括：在半导体基板中形成限定有源区的器件隔离区；蚀刻所述半导体基板以形成具有第一凹陷部和第二凹陷部的栅极区；在所述栅极区上并在所述第一凹陷部和所述第二凹陷部内沉积导电材料，以在所述第一凹陷部中形成有效栅极并在所述第二凹陷部中形成虚设栅极；蚀刻设置在所述第二凹陷部中的导电材料并避免蚀刻设置在所述第一凹陷部中的导电材料；蚀刻设置在所述第一凹陷部和所述第二凹陷部中的导电材料；以及在所述半导体基板上并在所述第一凹陷部和所述第二凹陷部内的导电材料上沉积绝缘膜；其中，所述第一凹陷部中的导电材料限定有效栅极并且所述第二凹陷部中的导电材料限定虚设栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010502373.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于需求响应的配电网供电可靠性评估方法
- 下一篇：一种智能化配送装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
