[发明专利]基准电压产生电路

摘要

一种基准电压产生电路包括：源极连接至电源电压的第一PMOS晶体管和第二PMOS晶体管；输出端连接至第一PMOS晶体管栅极的比较器；第一电阻器，第一连接端连接至第一PMOS晶体管的漏极，第二连接端连接至比较器的正向输入端；第二电阻器，第一连接端连接至第一PMOS晶体管的漏极，第二连接端连接至比较器的反向输入端；第三电阻器，第一连接端连接至第一PMOS晶体管的漏极，第二连接端连接至第二PMOS晶体管的漏极；第四电阻器，第一连接端连接至第二PMOS晶体管的漏极，第二连接端接地；第五电阻器，第一连接端连接至比较器的正向输入端；输出接地的第一二极管，输入端连接至第二PMOS晶体管的漏极；和输出接地的第二二极管。该基准电压产生电路具有简单、精确的优势。

主权项

一种基准电压产生电路，其特征在于包括：第一PMOS晶体管(M0)，其源极连接至电源电压；第二PMOS晶体管(M1)，其源极连接至电源电压；比较器(M)，其输出端连接至所述第一PMOS晶体管(M0)栅极并且连接至所述第二PMOS晶体管(M1)的栅极；第一电阻器(R1)，其第一连接端连接至所述第一PMOS晶体管(M0)的漏极，其第二连接端连接至所述比较器(M)的正向输入端；第二电阻器(R11)，其第一连接端连接至所述第一PMOS晶体管(M0)的漏极，其第二连接端连接至所述比较器(M)的反向输入端；第三电阻器(R2)，其第一连接端连接至所述第一PMOS晶体管(M0)的漏极，其第二连接端连接至所述第二PMOS晶体管(M1)的漏极；第四电阻器(R3)，其第一连接端连接至所述第二PMOS晶体管(M1)的漏极，其第二连接端接地；第五电阻器(R0)，其第一连接端连接至所述比较器(M)的正向输入端；第一二极管(D1)，其输入端连接至所述第二PMOS晶体管(M1)的漏极，其输出端接地；以及第二二极管(D2)，其输入端连接至所述第五电阻器(R0)的第二连接端，其输出端接地。