[发明专利]形成精细图案的方法有效
| 申请号： | 201010508383.5 | 申请日： | 2010-10-15 |
| 公开（公告）号： | CN102208330A | 公开（公告）日： | 2011-10-05 |
| 发明（设计）人： | 朴昌汉;李银荷 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/311;H01L21/31 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 郭放;黄启行 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种方法，包括以下步骤：在遍布第一区和第二区地延伸的刻蚀目标层之上形成硬掩模层；在第一区的硬掩模层之上形成牺牲层图案；在牺牲层图案的侧壁上形成间隔件图案之后，去除牺牲层图案；利用间隔件图案作为刻蚀阻挡层，选择性地刻蚀第一区的硬掩模层，并保护第二区的硬掩模层免于被刻蚀；去除间隔件图案；在第一区和第二区的硬掩模层之上形成切割掩模图案；利用切割掩模图案作为刻蚀阻挡层，来刻蚀第一区和第二区的硬掩模层；去除切割掩模图案；以及利用第一区和第二区的硬掩模层作为刻蚀阻挡层并对刻蚀目标层进行刻蚀，以分别在第一区和第二区中形成图案。 | ||
| 搜索关键词： | 形成 精细 图案 方法 | ||
【主权项】：
一种方法，包括以下步骤：在遍布第一区和第二区地延伸的刻蚀目标层之上形成硬掩模层；在所述第一区的所述硬掩模层之上形成牺牲层图案；在所述牺牲层图案的侧壁上形成间隔件图案之后，去除所述牺牲层图案；使用所述间隔件图案作为刻蚀阻挡层来选择性地刻蚀所述第一区的所述硬掩模层，并保护所述第二区的所述硬掩模层免于被刻蚀；去除所述间隔件图案；在所述第一区和所述第二区的所述硬掩模层之上形成切割掩模图案；使用所述切割掩模图案作为刻蚀阻挡层，来刻蚀所述第一区和所述第二区的所述硬掩模层；去除所述切割掩模图案；以及使用所述第一区和所述第二区的所述硬掩模层作为刻蚀阻挡层并对所述刻蚀目标层进行刻蚀，以分别在所述第一区和所述第二区中形成图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010508383.5/，转载请声明来源钻瓜专利网。
- 上一篇：计算机双电源扩展卡
- 下一篇：一种酸奶发酵剂乳酸菌高密度增殖培养方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
