[发明专利]双重图形化方法有效
| 申请号： | 201010509399.8 | 申请日： | 2010-10-14 |
| 公开（公告）号： | CN102446704A | 公开（公告）日： | 2012-05-09 |
| 发明（设计）人： | 洪中山 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/308;H01L21/311 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种双重图形化方法，包括：提供衬底，所述衬底上依次形成有第一掩膜层与第二掩膜层；各向异性刻蚀所述第一掩膜层与第二掩膜层，在所述第一掩膜层与第二掩膜层中形成第一开口，所述第一开口露出衬底表面；侧向部分刻蚀所述第二掩膜层，形成第二掩膜图案，且所述第二掩膜图案暴露出位于第二掩膜图案两侧的第一掩膜层；以第二掩膜图案为掩膜，刻蚀部分第一掩膜层厚度直至保留第一厚度的第一掩膜层；去除第二掩膜图案；在衬底表面形成第三掩膜层，所述第三掩膜层部分填充开口；以所述第三掩膜层为掩膜，刻蚀第一掩膜层直至暴露出衬底。本发明的双重图形化方法避免了衬底刻蚀不均匀的问题，有效提高了刻蚀效果。 | ||
| 搜索关键词： | 双重 图形 方法 | ||
【主权项】：
一种双重图形化方法，其特征在于，包括：提供衬底，所述衬底上依次形成有第一掩膜层与第二掩膜层；各向异性刻蚀所述第一掩膜层与第二掩膜层，在所述第一掩膜层与第二掩膜层中形成第一开口，所述第一开口露出衬底表面；侧向部分刻蚀所述第二掩膜层，形成第二掩膜图案，且所述第二掩膜图案暴露出位于第二掩膜图案两侧的第一掩膜层；以第二掩膜图案为掩膜，刻蚀部分第一掩膜层厚度直至保留第一厚度的第一掩膜层；去除第二掩膜图案；在衬底表面形成第三掩膜层，所述第三掩膜层部分填充开口，且第一厚度＜所述第三掩膜层厚度≤第一掩膜层厚度；以所述第三掩膜层为掩膜，刻蚀第一掩膜层直至暴露出衬底；移除所述第三掩膜层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010509399.8/，转载请声明来源钻瓜专利网。
- 上一篇：NMOS晶体管的制造方法
- 下一篇：红外双束定距离的感应器及其感应方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
