[发明专利]半导体集成电路器件

摘要

本发明目的在于提供一种有利于抵抗EM和ESD的半导体集成电路器件。该器件设置有：多个I/O单元；由在上述I/O单元之上的多个互连层形成的电源线；键合焊盘，形成在电源线的上层中并处于与I/O单元对应的位置；以及引出区域，能够将I/O单元电耦合到键合焊盘。上述电源线包括第一电源线和第二电源线，上述I/O单元包括：耦合到第一电源线的第一元件和耦合到第二电源线的第二元件。第一元件设置在第一电源线侧且第二元件设置在第二电源线侧。由于在I/O单元之上的互连层，第一电源线和第二电源线可以允许高电流，由此具有抵抗EM和ESD的鲁棒性。

主权项

一种半导体集成电路器件，包括：具有主表面的半导体衬底，所述主表面具有边缘；多个I/O单元，沿所述主表面的边缘布置成行；所述多个I/O单元的每一个包括第一MOS晶体管和第二MOS晶体管，所述第一MOS晶体管和所述主表面的边缘之间的最短距离小于所述第二MOS晶体管和所述主表面的边缘之间的最短距离；键合焊盘，布置在所述主表面之上，在平面图中所述键合焊盘由所述多个I/O单元中的每个中的所述第一MOS晶体管和所述第二MOS晶体管交叠；第一导线，布置在所述键合焊盘之下，在平面图中所述键合焊盘由所述第一导线交叠；第一导电塞，布置在所述键合焊盘和所述第一导线之间，所述第一导电塞连接所述键合焊盘和所述第一导线；第二导线，布置在所述键合焊盘之下，在平面图中所述键合焊盘由所述第二导线交叠；第二导电塞，布置在所述键合焊盘和所述第二导线之间，所述第二导电塞连接所述键合焊盘和所述第二导线；其中所述键合焊盘分别经由所述第一导线和所述第二导线电耦合到所述第一MOS晶体管以及所述第二MOS晶体管，其中在平面图中所述第一导电塞和所述第一导线位于所述第一MOS晶体管和所述主表面的边缘之间，其中在平面图中所述第二导电塞和所述第二导线比所述第二MOS晶体管距离所述主表面的边缘更远。