[发明专利]一种通用型LDPC译码器

摘要

一种通用型LDPC译码器，包括调度模块、输入模块、译码模块和输出模块。输入模块、译码模块和输出模块采用状态机的方式在调度模块的控制下进行独立工作，其中，译码模块具有通用型硬件设计，可对不同长度的LDPC码进行译码。

主权项

一种通用型LDPC译码器，包括调度模块、接收模块、译码模块和发送模块，接收模块接收LDPC编码数据并将编码数据逐段输出到译码模块；译码模块对接收模块输入的编码数据进行译码，并将译码数据输出给发送模块；发送模块将译码模块分段输出的译码数据排序后组成信息数据输出，其特征在于：所述的调度模块与以握手命令的方式采用状态机实现对接收模块、译码模块和发送模块的交互控制；所述的译码模块可对通用长度的LDPC编码数据进行译码，译码模块包括：校验节点处理模块CNPMi，i＝0......n‑1，n为校验矩阵原模图的行数、变量节点处理模块VNPMj，j＝0......m‑1，m为校验矩阵原模图的列数、输入数据存储器Yj、输出数据存储器Dj、迭代计算存储器Rij和Qij；VNPMj具有i+1个从0到i编号的输入端和i个从0到i‑1编号的输出端，VNPMj的编号为i的输入端与Yj的输出端相连，VNPMj的编号从0到i‑1的输入端按编号与Rij的输出端对应相连，VNPMj的编号从0到i‑1的输出端按编号与Qij的输入端对应相连；接收到数据接收指令后，VNPMj将Yj缓存输入的编码数据段复制i次，并保存编码数据段后，再从i个输出端同时输出到相连的Qij中；接收到开始译码指令后，译码模块进入迭代译码过程，VNPMj将每次从i‑1个输入端输入的数据与修正因子相乘，再与保存的编码数据段相加后保存所得结果；再将结果从i个输出端同时输出，并写入到对应的Qij；其中作为加数的i‑1个输入端不包括与VNPMj编号j相同的输入端所输入的数据；CNPMi具有j个从0到j‑1编号的输入端与j个0到j‑1编号的输出端；CNPMi的j个输入端按编号与Qij的输出端对应相连，CNPMi的j个输出端按编号与Rij的输入端对应相连；CNPMi将每次从j个输入端输入的数据中绝对值最小与次小的数据选出；从与输入最小绝对值数据的输入端编号相同的输出端输出绝对值次小的数据，从其它j‑1个输出端输出绝对值最小的数据；CNPMi将j个输出端口输出的数据写入到对应的Rqj；在迭代译码过程中，CNPMi和VNPMj依次迭代进行工作，并分别接收从Qij和Rij输出的数据，Qij和Rij在输出数据时，按照预先规定的读取地址循环读取上次迭代时分别由VNPMj和CNPMi写入的数据；下标相同的Qij和Rij为一组对应于校验矩阵原模图每行中的每个元素节点，一组Qjq和Rjq具有相同的读取地址和末尾地址，所述的读取地址等于与Qjq和Rjq对应的元素节点扩展后子矩阵的偏移量；所述的末尾地址等于与Qjq和Rjq对应的元素节点扩展后子矩阵的秩；所述读取地址和末尾地址需要再译码前根据码长进行配置；接收到结束译码指令后，VNPMj将编号从0到i‑1的输入端输入的数据与保存的编码数据段求和后进行硬判决后从1个输出端输出到Dj，并由Dj按编号顺序将译码数据输出。